Efeitos da radiação ionizante e técnicas de proteção aplicadas a projetos de dispositivos MOS customizados
Autor(a) principal: | |
---|---|
Data de Publicação: | 2015 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/129819 |
Resumo: | Os efeitos produzidos pela interação da radiação ionizante com os circuitos integrados podem ser classificados em efeitos de eventos únicos (Single Event Effects - SEE), comumente relacionados a problemas transientes, e efeitos de dose total ionizante (Total Ionization Dose - TID), os quais se originam em decorrência do longo tempo de exposição à radiação ionizante. Com relação à proteção desses circuitos, técnicas, como redundâncias temporais e espaciais, podem ser aplicadas a fim de reduzir a ocorrência de eventos transientes. Por outro lado, efeitos de TID e mesmo alguns SEE específicos, como os que causam degradações permanentes do circuito, podem ser atenuados drasticamente através de técnicas propostas em nível de layout. Nesse contexto, este trabalho analisa os conceitos básicos envolvidos na interação da radiação com o transistor MOS, desvios de suas características elétricas e técnicas de atenuação dos efeitos acumulativos aplicadas em níveis de arquitetura de sistemas, de processo de fabricação e de dispositivo. Contudo, este trabalho realiza uma abordagem mais detalhada de técnicas de tolerância em nível de layout. A tolerância em nível de layout do transistor é o resultado da combinação entre tecnologia escolhida agregada ao uso de anéis de guarda (guard rings) e aplicação de técnicas em nível de dispositivo como, por exemplo, a de geometria fechada (enclosed-gate). Este trabalho explora diferentes topologias de geometria fechada analisando diferentes modelagens e estimativas de razão de aspecto (W⁄L). Além disso, todas as análises e propostas apresentadas ao longo deste trabalho levam em conta o ambiente de projeto comercial, de forma que os dispositivos e técnicas propostas possam ser aplicadas e fabricadas utilizando ferramentas de projeto comerciais, respeitando restrições quando a dimensões e espaçamentos entre estruturas de acordo com requisitos comerciais de litografia. Os resultados obtidos corroboram o fato de que ao custo de área é possível que se obtenha um dispositivo mais tolerante à radiação e, neste caso, técnicas de mais alto nível ainda podem ser aplicadas de forma a atingir uma maior eficiência de proteção. |
id |
URGS_1a2db5b42845c3f57c7baee0e078e6c5 |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/129819 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
1853 |
spelling |
Vaz, Pablo IlhaWirth, Gilson Inacio2015-11-18T02:38:04Z2015http://hdl.handle.net/10183/129819000977603Os efeitos produzidos pela interação da radiação ionizante com os circuitos integrados podem ser classificados em efeitos de eventos únicos (Single Event Effects - SEE), comumente relacionados a problemas transientes, e efeitos de dose total ionizante (Total Ionization Dose - TID), os quais se originam em decorrência do longo tempo de exposição à radiação ionizante. Com relação à proteção desses circuitos, técnicas, como redundâncias temporais e espaciais, podem ser aplicadas a fim de reduzir a ocorrência de eventos transientes. Por outro lado, efeitos de TID e mesmo alguns SEE específicos, como os que causam degradações permanentes do circuito, podem ser atenuados drasticamente através de técnicas propostas em nível de layout. Nesse contexto, este trabalho analisa os conceitos básicos envolvidos na interação da radiação com o transistor MOS, desvios de suas características elétricas e técnicas de atenuação dos efeitos acumulativos aplicadas em níveis de arquitetura de sistemas, de processo de fabricação e de dispositivo. Contudo, este trabalho realiza uma abordagem mais detalhada de técnicas de tolerância em nível de layout. A tolerância em nível de layout do transistor é o resultado da combinação entre tecnologia escolhida agregada ao uso de anéis de guarda (guard rings) e aplicação de técnicas em nível de dispositivo como, por exemplo, a de geometria fechada (enclosed-gate). Este trabalho explora diferentes topologias de geometria fechada analisando diferentes modelagens e estimativas de razão de aspecto (W⁄L). Além disso, todas as análises e propostas apresentadas ao longo deste trabalho levam em conta o ambiente de projeto comercial, de forma que os dispositivos e técnicas propostas possam ser aplicadas e fabricadas utilizando ferramentas de projeto comerciais, respeitando restrições quando a dimensões e espaçamentos entre estruturas de acordo com requisitos comerciais de litografia. Os resultados obtidos corroboram o fato de que ao custo de área é possível que se obtenha um dispositivo mais tolerante à radiação e, neste caso, técnicas de mais alto nível ainda podem ser aplicadas de forma a atingir uma maior eficiência de proteção.Studies related to ionizing radiation effects into MOS transistors are usually classified into two main groups, Single Event Effects (SEE) and Total Ionization Dose (TID). The former is related to transient effects and the later to the permanent effects which occurs during the whole lifetime of integrated circuits and devices. Architecture level for SEE mitigation techniques usually involves redundancy and majority voters, on the other hand, TID mitigation techniques act avoiding or reducing the weak and critical regions in the layout perspective. In this context this work proposes the analysis of primary physical mechanisms of radiation effects in semiconductor components and MOS transistors by exploring the electrical properties and related degradations. The mitigation (or hardening) techniques are explored not only at the architectural level but also by processes improvements. Nonetheless, this work is primarily focused to achieve a radiation hardened circuit by applying specific changes in the layout perspective making the design named as Radiation Hardened by Design (RHBD). Trading the area and circuit density it is possible to harden the most basic building block of electrical circuits (MOS transistors) and, in this case, by applying higher levels of mitigation techniques it is even possible to harden the entire circuit. Hardening by device is a combination of technology node, use of guard rings and techniques such as Enclosed Layout Transistor (ELT). Thus, this work realizes a comparative study of different proposed models to estimate the effective W/L aspect ratio in ELTs. Moreover, the analysis and approaches presented throughout this work take into account the commercial context, i.e., respecting the commercial Process Design Kits rules.application/pdfporMicroeletrônicaRadiação ionizanteEnclosed-gateRHBDCMOSTIDSEEHardened by designELTEfeitos da radiação ionizante e técnicas de proteção aplicadas a projetos de dispositivos MOS customizadosIonizing radiation effects and radiation hardened by design applied into MOS transistors info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em MicroeletrônicaPorto Alegre, BR-RS2015mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000977603.pdf000977603.pdfTexto completoapplication/pdf3599974http://www.lume.ufrgs.br/bitstream/10183/129819/1/000977603.pdff84ca4a2a5e78f81713009f6862dd120MD51TEXT000977603.pdf.txt000977603.pdf.txtExtracted Texttext/plain226214http://www.lume.ufrgs.br/bitstream/10183/129819/2/000977603.pdf.txtdd75e97325e9bb85b0258b28d8ee3837MD52THUMBNAIL000977603.pdf.jpg000977603.pdf.jpgGenerated Thumbnailimage/jpeg1031http://www.lume.ufrgs.br/bitstream/10183/129819/3/000977603.pdf.jpgdabaf5587b06b0383a1ae51f3f859457MD5310183/1298192018-10-25 09:16:44.452oai:www.lume.ufrgs.br:10183/129819Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532018-10-25T12:16:44Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Efeitos da radiação ionizante e técnicas de proteção aplicadas a projetos de dispositivos MOS customizados |
dc.title.alternative.en.fl_str_mv |
Ionizing radiation effects and radiation hardened by design applied into MOS transistors |
title |
Efeitos da radiação ionizante e técnicas de proteção aplicadas a projetos de dispositivos MOS customizados |
spellingShingle |
Efeitos da radiação ionizante e técnicas de proteção aplicadas a projetos de dispositivos MOS customizados Vaz, Pablo Ilha Microeletrônica Radiação ionizante Enclosed-gate RHBD CMOS TID SEE Hardened by design ELT |
title_short |
Efeitos da radiação ionizante e técnicas de proteção aplicadas a projetos de dispositivos MOS customizados |
title_full |
Efeitos da radiação ionizante e técnicas de proteção aplicadas a projetos de dispositivos MOS customizados |
title_fullStr |
Efeitos da radiação ionizante e técnicas de proteção aplicadas a projetos de dispositivos MOS customizados |
title_full_unstemmed |
Efeitos da radiação ionizante e técnicas de proteção aplicadas a projetos de dispositivos MOS customizados |
title_sort |
Efeitos da radiação ionizante e técnicas de proteção aplicadas a projetos de dispositivos MOS customizados |
author |
Vaz, Pablo Ilha |
author_facet |
Vaz, Pablo Ilha |
author_role |
author |
dc.contributor.author.fl_str_mv |
Vaz, Pablo Ilha |
dc.contributor.advisor1.fl_str_mv |
Wirth, Gilson Inacio |
contributor_str_mv |
Wirth, Gilson Inacio |
dc.subject.por.fl_str_mv |
Microeletrônica Radiação ionizante |
topic |
Microeletrônica Radiação ionizante Enclosed-gate RHBD CMOS TID SEE Hardened by design ELT |
dc.subject.eng.fl_str_mv |
Enclosed-gate RHBD CMOS TID SEE Hardened by design ELT |
description |
Os efeitos produzidos pela interação da radiação ionizante com os circuitos integrados podem ser classificados em efeitos de eventos únicos (Single Event Effects - SEE), comumente relacionados a problemas transientes, e efeitos de dose total ionizante (Total Ionization Dose - TID), os quais se originam em decorrência do longo tempo de exposição à radiação ionizante. Com relação à proteção desses circuitos, técnicas, como redundâncias temporais e espaciais, podem ser aplicadas a fim de reduzir a ocorrência de eventos transientes. Por outro lado, efeitos de TID e mesmo alguns SEE específicos, como os que causam degradações permanentes do circuito, podem ser atenuados drasticamente através de técnicas propostas em nível de layout. Nesse contexto, este trabalho analisa os conceitos básicos envolvidos na interação da radiação com o transistor MOS, desvios de suas características elétricas e técnicas de atenuação dos efeitos acumulativos aplicadas em níveis de arquitetura de sistemas, de processo de fabricação e de dispositivo. Contudo, este trabalho realiza uma abordagem mais detalhada de técnicas de tolerância em nível de layout. A tolerância em nível de layout do transistor é o resultado da combinação entre tecnologia escolhida agregada ao uso de anéis de guarda (guard rings) e aplicação de técnicas em nível de dispositivo como, por exemplo, a de geometria fechada (enclosed-gate). Este trabalho explora diferentes topologias de geometria fechada analisando diferentes modelagens e estimativas de razão de aspecto (W⁄L). Além disso, todas as análises e propostas apresentadas ao longo deste trabalho levam em conta o ambiente de projeto comercial, de forma que os dispositivos e técnicas propostas possam ser aplicadas e fabricadas utilizando ferramentas de projeto comerciais, respeitando restrições quando a dimensões e espaçamentos entre estruturas de acordo com requisitos comerciais de litografia. Os resultados obtidos corroboram o fato de que ao custo de área é possível que se obtenha um dispositivo mais tolerante à radiação e, neste caso, técnicas de mais alto nível ainda podem ser aplicadas de forma a atingir uma maior eficiência de proteção. |
publishDate |
2015 |
dc.date.accessioned.fl_str_mv |
2015-11-18T02:38:04Z |
dc.date.issued.fl_str_mv |
2015 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/129819 |
dc.identifier.nrb.pt_BR.fl_str_mv |
000977603 |
url |
http://hdl.handle.net/10183/129819 |
identifier_str_mv |
000977603 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/129819/1/000977603.pdf http://www.lume.ufrgs.br/bitstream/10183/129819/2/000977603.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/129819/3/000977603.pdf.jpg |
bitstream.checksum.fl_str_mv |
f84ca4a2a5e78f81713009f6862dd120 dd75e97325e9bb85b0258b28d8ee3837 dabaf5587b06b0383a1ae51f3f859457 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1810085340073951232 |