Cell selection to minimize power in high-performance industrial microprocessor designs
Autor(a) principal: | |
---|---|
Data de Publicação: | 2016 |
Tipo de documento: | Tese |
Idioma: | eng |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/158131 |
Resumo: | Este trabalho aborda o problema de dimensionamento portas lógicas e assinalamento de Vt para otimização de potência, área e temporização em circuitos integrados modernos. O fluxo proposto é aplicado aos conjuntos de circuitos de teste dos Concursos do International Symposium on Physical Design (ISPD) de 2012 e 2013. Este fluxo também é adapatado e avaliado nos estágios pós posicionamento e roteamento global em projetos industriais de circuitos integrados, que utilizam uma ferramenta precisa de análise estática de temporização. As técnicas propostas geram as melhores soluções para todos os circuitos de teste do Concurso do ISPD 2013 (no qual foi a ferramenta vencedora), com em média 8% menos consumo de potência estática quando comparada com os outros concorrentes. Além disso, após algumas modificações nos algoritmos, nós reduzimos o consumo em mais 10% em média a pontência estáticas com relação aos resultados do concurso. O foco deste trabalho é desenvolver e aplicar um algoritmo estado-da-arte de seleção portas lógicas para melhorar ainda mais projetos industriais de alto desempenho já otimizados após as fases de posicionamento e roteamento do fluxo de projeto físico industrial. Vamos apresentar e discutir vários problemas encontrados quando da aplicação de técnicas de otimização global em projetos industriais reais que não são totalmente cobertos em publicações encontradas na literatura. Os métodos propostos geram as melhores soluções para todos os circuitos de referência no Concurso do ISPD 2013, no qual foi a solução vencedora. Considerando a aplicação industrial, as técnicas propostas reduzem a potência estática em até 18,2 %, com redução média de 10,4 %, sem qualquer degradação na qualidade de temporização do circuito. |
id |
URGS_d6f13f882697f02aca3b455465ebf765 |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/158131 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
1853 |
spelling |
Reimann, Tiago JoseReis, Ricardo Augusto da Luz2017-05-18T02:40:09Z2016http://hdl.handle.net/10183/158131001018553Este trabalho aborda o problema de dimensionamento portas lógicas e assinalamento de Vt para otimização de potência, área e temporização em circuitos integrados modernos. O fluxo proposto é aplicado aos conjuntos de circuitos de teste dos Concursos do International Symposium on Physical Design (ISPD) de 2012 e 2013. Este fluxo também é adapatado e avaliado nos estágios pós posicionamento e roteamento global em projetos industriais de circuitos integrados, que utilizam uma ferramenta precisa de análise estática de temporização. As técnicas propostas geram as melhores soluções para todos os circuitos de teste do Concurso do ISPD 2013 (no qual foi a ferramenta vencedora), com em média 8% menos consumo de potência estática quando comparada com os outros concorrentes. Além disso, após algumas modificações nos algoritmos, nós reduzimos o consumo em mais 10% em média a pontência estáticas com relação aos resultados do concurso. O foco deste trabalho é desenvolver e aplicar um algoritmo estado-da-arte de seleção portas lógicas para melhorar ainda mais projetos industriais de alto desempenho já otimizados após as fases de posicionamento e roteamento do fluxo de projeto físico industrial. Vamos apresentar e discutir vários problemas encontrados quando da aplicação de técnicas de otimização global em projetos industriais reais que não são totalmente cobertos em publicações encontradas na literatura. Os métodos propostos geram as melhores soluções para todos os circuitos de referência no Concurso do ISPD 2013, no qual foi a solução vencedora. Considerando a aplicação industrial, as técnicas propostas reduzem a potência estática em até 18,2 %, com redução média de 10,4 %, sem qualquer degradação na qualidade de temporização do circuito.This work addresses the gate sizing and Vt assignment problem for power, area and timing optimization in modern integrated circuits (IC). The proposed flow is applied to the Benchmark Suites of the International Symposium on Physical Design (ISPD) 2012 and 2013 Contests. It is also adapted and evaluated in the post placement and post global routing stage of an industrial IC design flow using a sign-off static timing analysis engine. The proposed techniques are able to generate the best solutions for all benchmarks in the ISPD 2013 Contest (in which we were the winning team), with on average 8% lower leakage with respect to all other contestants. Also, after some refinements in the algorithms, we reduce leakage by another 10% on average over the contest results. The focus of this work is to develop and apply a state-of-the-art cell selection algorithm to further improve already optimized high-performance industrial designs after the placement and routing stages of the industrial physical design flow. We present the basic concepts involved in the gate sizing problem and how earlier literature addresses it. Several problems found when applying global optimization techniques in real-life industrial designs, which are not fully covered in publications found in literature, are presented and discussed. Considering the industrial application, the proposed techniques reduce leakage power by up to 18.2%, with average reduction of 10.4% without any degradation in timing quality.application/pdfengMicroeletrônicaPortas logicasMicroprocessadoresProcessamento : Alto desempenhoGate sizingThreshold voltage assignmentLagrangian relaxationEDAMicroelectronicsCell selection to minimize power in high-performance industrial microprocessor designsSeleção de portas lógicas para minimização de potência em projetos de microprocessadores de alto desempenho info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em MicroeletrônicaPorto Alegre, BR-RS2016doutoradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL001018553.pdf001018553.pdfTexto completo (inglês)application/pdf11838125http://www.lume.ufrgs.br/bitstream/10183/158131/1/001018553.pdf28aa083094f49ffc19a586768cc0514fMD51TEXT001018553.pdf.txt001018553.pdf.txtExtracted Texttext/plain252070http://www.lume.ufrgs.br/bitstream/10183/158131/2/001018553.pdf.txt84853079d9ff71ef6581378953d46848MD52THUMBNAIL001018553.pdf.jpg001018553.pdf.jpgGenerated Thumbnailimage/jpeg1049http://www.lume.ufrgs.br/bitstream/10183/158131/3/001018553.pdf.jpga508f1f2e6354dc691cccba077d887f8MD5310183/1581312018-10-30 08:09:02.414oai:www.lume.ufrgs.br:10183/158131Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532018-10-30T11:09:02Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Cell selection to minimize power in high-performance industrial microprocessor designs |
dc.title.alternative.pt_BR.fl_str_mv |
Seleção de portas lógicas para minimização de potência em projetos de microprocessadores de alto desempenho |
title |
Cell selection to minimize power in high-performance industrial microprocessor designs |
spellingShingle |
Cell selection to minimize power in high-performance industrial microprocessor designs Reimann, Tiago Jose Microeletrônica Portas logicas Microprocessadores Processamento : Alto desempenho Gate sizing Threshold voltage assignment Lagrangian relaxation EDA Microelectronics |
title_short |
Cell selection to minimize power in high-performance industrial microprocessor designs |
title_full |
Cell selection to minimize power in high-performance industrial microprocessor designs |
title_fullStr |
Cell selection to minimize power in high-performance industrial microprocessor designs |
title_full_unstemmed |
Cell selection to minimize power in high-performance industrial microprocessor designs |
title_sort |
Cell selection to minimize power in high-performance industrial microprocessor designs |
author |
Reimann, Tiago Jose |
author_facet |
Reimann, Tiago Jose |
author_role |
author |
dc.contributor.author.fl_str_mv |
Reimann, Tiago Jose |
dc.contributor.advisor1.fl_str_mv |
Reis, Ricardo Augusto da Luz |
contributor_str_mv |
Reis, Ricardo Augusto da Luz |
dc.subject.por.fl_str_mv |
Microeletrônica Portas logicas Microprocessadores Processamento : Alto desempenho |
topic |
Microeletrônica Portas logicas Microprocessadores Processamento : Alto desempenho Gate sizing Threshold voltage assignment Lagrangian relaxation EDA Microelectronics |
dc.subject.eng.fl_str_mv |
Gate sizing Threshold voltage assignment Lagrangian relaxation EDA Microelectronics |
description |
Este trabalho aborda o problema de dimensionamento portas lógicas e assinalamento de Vt para otimização de potência, área e temporização em circuitos integrados modernos. O fluxo proposto é aplicado aos conjuntos de circuitos de teste dos Concursos do International Symposium on Physical Design (ISPD) de 2012 e 2013. Este fluxo também é adapatado e avaliado nos estágios pós posicionamento e roteamento global em projetos industriais de circuitos integrados, que utilizam uma ferramenta precisa de análise estática de temporização. As técnicas propostas geram as melhores soluções para todos os circuitos de teste do Concurso do ISPD 2013 (no qual foi a ferramenta vencedora), com em média 8% menos consumo de potência estática quando comparada com os outros concorrentes. Além disso, após algumas modificações nos algoritmos, nós reduzimos o consumo em mais 10% em média a pontência estáticas com relação aos resultados do concurso. O foco deste trabalho é desenvolver e aplicar um algoritmo estado-da-arte de seleção portas lógicas para melhorar ainda mais projetos industriais de alto desempenho já otimizados após as fases de posicionamento e roteamento do fluxo de projeto físico industrial. Vamos apresentar e discutir vários problemas encontrados quando da aplicação de técnicas de otimização global em projetos industriais reais que não são totalmente cobertos em publicações encontradas na literatura. Os métodos propostos geram as melhores soluções para todos os circuitos de referência no Concurso do ISPD 2013, no qual foi a solução vencedora. Considerando a aplicação industrial, as técnicas propostas reduzem a potência estática em até 18,2 %, com redução média de 10,4 %, sem qualquer degradação na qualidade de temporização do circuito. |
publishDate |
2016 |
dc.date.issued.fl_str_mv |
2016 |
dc.date.accessioned.fl_str_mv |
2017-05-18T02:40:09Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/doctoralThesis |
format |
doctoralThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/158131 |
dc.identifier.nrb.pt_BR.fl_str_mv |
001018553 |
url |
http://hdl.handle.net/10183/158131 |
identifier_str_mv |
001018553 |
dc.language.iso.fl_str_mv |
eng |
language |
eng |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/158131/1/001018553.pdf http://www.lume.ufrgs.br/bitstream/10183/158131/2/001018553.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/158131/3/001018553.pdf.jpg |
bitstream.checksum.fl_str_mv |
28aa083094f49ffc19a586768cc0514f 84853079d9ff71ef6581378953d46848 a508f1f2e6354dc691cccba077d887f8 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1810085403017871360 |