Avaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais Convolucionais

Detalhes bibliográficos
Autor(a) principal: LUANA VIEIRA MARTINEZ BONATTO
Data de Publicação: 2018
Tipo de documento: Dissertação
Título da fonte: Portal de Dados Abertos da CAPES
Texto Completo: https://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=6639413
id BRCRIS_18a632963f04b903f060b776c0902e52
network_acronym_str CAPES
network_name_str Portal de Dados Abertos da CAPES
dc.title.pt-BR.fl_str_mv Avaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais Convolucionais
title Avaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais Convolucionais
spellingShingle Avaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais Convolucionais
Sistemas Digitais.
Digital Systems.
LUANA VIEIRA MARTINEZ BONATTO
title_short Avaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais Convolucionais
title_full Avaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais Convolucionais
title_fullStr Avaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais Convolucionais
Avaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais Convolucionais
title_full_unstemmed Avaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais Convolucionais
Avaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais Convolucionais
title_sort Avaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais Convolucionais
topic Sistemas Digitais.
Digital Systems.
publishDate 2018
format masterThesis
url https://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=6639413
author_role author
author LUANA VIEIRA MARTINEZ BONATTO
author_facet LUANA VIEIRA MARTINEZ BONATTO
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/1767348722346767
dc.contributor.advisor1.fl_str_mv HECTOR PETTENGHI ROLDAN
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/2768839165099915
dc.publisher.none.fl_str_mv UNIVERSIDADE FEDERAL DE SANTA CATARINA
publisher.none.fl_str_mv UNIVERSIDADE FEDERAL DE SANTA CATARINA
instname_str UNIVERSIDADE FEDERAL DE SANTA CATARINA
dc.publisher.program.fl_str_mv ENGENHARIA ELÉTRICA
dc.description.course.none.fl_txt_mv ENGENHARIA ELÉTRICA
reponame_str Portal de Dados Abertos da CAPES
collection Portal de Dados Abertos da CAPES
spelling CAPESPortal de Dados Abertos da CAPESAvaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais ConvolucionaisAvaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais ConvolucionaisAvaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais ConvolucionaisAvaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais ConvolucionaisAvaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais ConvolucionaisAvaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais ConvolucionaisAvaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais ConvolucionaisSistemas Digitais.2018masterThesishttps://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=6639413authorLUANA VIEIRA MARTINEZ BONATTOhttp://lattes.cnpq.br/1767348722346767HECTOR PETTENGHI ROLDANhttp://lattes.cnpq.br/2768839165099915UNIVERSIDADE FEDERAL DE SANTA CATARINAUNIVERSIDADE FEDERAL DE SANTA CATARINAUNIVERSIDADE FEDERAL DE SANTA CATARINAENGENHARIA ELÉTRICAENGENHARIA ELÉTRICAPortal de Dados Abertos da CAPESPortal de Dados Abertos da CAPES
identifier_str_mv BONATTO, LUANA VIEIRA MARTINEZ. Avaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais Convolucionais. 2018. Tese.
dc.identifier.citation.fl_str_mv BONATTO, LUANA VIEIRA MARTINEZ. Avaliação de Arquiteturas de Hardware para Acelerar as Operações Aritméticas da Camada Convolucional em Redes Neurais Convolucionais. 2018. Tese.
_version_ 1741887195201929216

Registros relacionados