Implementação de gerador de Testbench UVM.
Autor(a) principal: | |
---|---|
Data de Publicação: | 2019 |
Tipo de documento: | Trabalho de conclusão de curso |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFCG |
Texto Completo: | http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19059 |
Resumo: | Pertencente a um ambiente com tempo de mercado restrito, a área da microeletrônica é constantemente desafiada para entrega de dispositivos nesses prazos limitados. Esse fato é ainda mais verdadeiro para o setor de verificação, que comumente ocupa 70% do tempo de projeto. Nesse contexto, o gerador de testbench UVM é desenvolvido como ferramenta de automatização para auxílio dos verificadores tanto no início de verificação de IPs quanto para realização de alterações de design. |
id |
UFCG_c1618fc96b653c7c68acce73cf1f4288 |
---|---|
oai_identifier_str |
oai:localhost:riufcg/19059 |
network_acronym_str |
UFCG |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFCG |
repository_id_str |
4851 |
spelling |
MORAIS, Marcos Ricardo Alcântara.MORAIS, M. R. A.http://lattes.cnpq.br/6425114303423453ARRUDA, L. E. G.http://lattes.cnpq.br/2246036495266229ARRUDA, Lucas Eliseu Gonçalves de.Pertencente a um ambiente com tempo de mercado restrito, a área da microeletrônica é constantemente desafiada para entrega de dispositivos nesses prazos limitados. Esse fato é ainda mais verdadeiro para o setor de verificação, que comumente ocupa 70% do tempo de projeto. Nesse contexto, o gerador de testbench UVM é desenvolvido como ferramenta de automatização para auxílio dos verificadores tanto no início de verificação de IPs quanto para realização de alterações de design.Inserted in a restrict time-to-market environment, the microelectronics area is constantly challenged to deliver devices in this limited dedlines. This fact is even stronger for the verification sector, which usually accounts for 70% of the project duration. In this context, the UVM testbench generator is developed as an automation tool to help engineers on both IP verification kickoff and to account for design modifications.Submitted by Ruth Quaresma de Freitas (ruth_quaresma@hotmail.com) on 2021-05-26T21:14:26Z No. of bitstreams: 1 LUCAS ELISEU GONÇALVES DE ARRUDA - TCC ENG. ELÉTRICA 2019.pdf: 1022654 bytes, checksum: 91501a0d5e2ffb43cf4517ed4c9efde4 (MD5)Made available in DSpace on 2021-05-26T21:14:26Z (GMT). No. of bitstreams: 1 LUCAS ELISEU GONÇALVES DE ARRUDA - TCC ENG. ELÉTRICA 2019.pdf: 1022654 bytes, checksum: 91501a0d5e2ffb43cf4517ed4c9efde4 (MD5) Previous issue date: 2019-11-18Universidade Federal de Campina GrandeUFCGBrasilCentro de Engenharia Elétrica e Informática - CEEIEngenharia Elétrica.Gerador de Testbench UVMMicroeletrônicaPythonUVM - Universal Verification MethodologyUniversal Verification MethodologyUVM Testbench GeneratorMicroelectronicsImplementação de gerador de Testbench UVM.Implementation of UVM Testbench generator.2019-11-182021-05-26T21:14:26Z2021-05-262021-05-26T21:14:26Zhttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19059ARRUDA, Lucas Eliseu Gonçalves de. Implementação de gerador de Testbench UVM. 2019. 52f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2019. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19059info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisporinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCGLICENSElicense.txtlicense.txttext/plain; charset=utf-81748http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/19059/2/license.txt8a4605be74aa9ea9d79846c1fba20a33MD52ORIGINALLUCAS ELISEU GONÇALVES DE ARRUDA - TCC ENG. ELÉTRICA 2019.pdfLUCAS ELISEU GONÇALVES DE ARRUDA - TCC ENG. ELÉTRICA 2019.pdfapplication/pdf1022654http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/19059/1/LUCAS+ELISEU+GON%C3%87ALVES+DE+ARRUDA+-+TCC+ENG.+EL%C3%89TRICA+2019.pdf91501a0d5e2ffb43cf4517ed4c9efde4MD51riufcg/190592021-05-26 18:15:00.505oai:localhost:riufcg/19059Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512024-07-01T10:20:03.038791Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false |
dc.title.pt_BR.fl_str_mv |
Implementação de gerador de Testbench UVM. |
dc.title.alternative.pt_BR.fl_str_mv |
Implementation of UVM Testbench generator. |
title |
Implementação de gerador de Testbench UVM. |
spellingShingle |
Implementação de gerador de Testbench UVM. ARRUDA, Lucas Eliseu Gonçalves de. Engenharia Elétrica. Gerador de Testbench UVM Microeletrônica Python UVM - Universal Verification Methodology Universal Verification Methodology UVM Testbench Generator Microelectronics |
title_short |
Implementação de gerador de Testbench UVM. |
title_full |
Implementação de gerador de Testbench UVM. |
title_fullStr |
Implementação de gerador de Testbench UVM. |
title_full_unstemmed |
Implementação de gerador de Testbench UVM. |
title_sort |
Implementação de gerador de Testbench UVM. |
author |
ARRUDA, Lucas Eliseu Gonçalves de. |
author_facet |
ARRUDA, Lucas Eliseu Gonçalves de. |
author_role |
author |
dc.contributor.advisor1.fl_str_mv |
MORAIS, Marcos Ricardo Alcântara. |
dc.contributor.advisor1ID.fl_str_mv |
MORAIS, M. R. A. |
dc.contributor.advisor1Lattes.fl_str_mv |
http://lattes.cnpq.br/6425114303423453 |
dc.contributor.authorID.fl_str_mv |
ARRUDA, L. E. G. |
dc.contributor.authorLattes.fl_str_mv |
http://lattes.cnpq.br/2246036495266229 |
dc.contributor.author.fl_str_mv |
ARRUDA, Lucas Eliseu Gonçalves de. |
contributor_str_mv |
MORAIS, Marcos Ricardo Alcântara. |
dc.subject.cnpq.fl_str_mv |
Engenharia Elétrica. |
topic |
Engenharia Elétrica. Gerador de Testbench UVM Microeletrônica Python UVM - Universal Verification Methodology Universal Verification Methodology UVM Testbench Generator Microelectronics |
dc.subject.por.fl_str_mv |
Gerador de Testbench UVM Microeletrônica Python UVM - Universal Verification Methodology Universal Verification Methodology UVM Testbench Generator Microelectronics |
description |
Pertencente a um ambiente com tempo de mercado restrito, a área da microeletrônica é constantemente desafiada para entrega de dispositivos nesses prazos limitados. Esse fato é ainda mais verdadeiro para o setor de verificação, que comumente ocupa 70% do tempo de projeto. Nesse contexto, o gerador de testbench UVM é desenvolvido como ferramenta de automatização para auxílio dos verificadores tanto no início de verificação de IPs quanto para realização de alterações de design. |
publishDate |
2019 |
dc.date.issued.fl_str_mv |
2019-11-18 |
dc.date.accessioned.fl_str_mv |
2021-05-26T21:14:26Z |
dc.date.available.fl_str_mv |
2021-05-26 2021-05-26T21:14:26Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19059 |
dc.identifier.citation.fl_str_mv |
ARRUDA, Lucas Eliseu Gonçalves de. Implementação de gerador de Testbench UVM. 2019. 52f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2019. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19059 |
url |
http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19059 |
identifier_str_mv |
ARRUDA, Lucas Eliseu Gonçalves de. Implementação de gerador de Testbench UVM. 2019. 52f. (Trabalho de Conclusão de Curso - Monografia), Curso de Bacharelado em Engenharia Elétrica, Centro de Engenharia Elétrica e Informática , Universidade Federal de Campina Grande – Paraíba - Brasil, 2019. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/19059 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.publisher.none.fl_str_mv |
Universidade Federal de Campina Grande |
dc.publisher.initials.fl_str_mv |
UFCG |
dc.publisher.country.fl_str_mv |
Brasil |
dc.publisher.department.fl_str_mv |
Centro de Engenharia Elétrica e Informática - CEEI |
publisher.none.fl_str_mv |
Universidade Federal de Campina Grande |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFCG instname:Universidade Federal de Campina Grande (UFCG) instacron:UFCG |
instname_str |
Universidade Federal de Campina Grande (UFCG) |
instacron_str |
UFCG |
institution |
UFCG |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFCG |
collection |
Biblioteca Digital de Teses e Dissertações da UFCG |
bitstream.url.fl_str_mv |
http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/19059/2/license.txt http://dspace.sti.ufcg.edu.br:8080/xmlui/bitstream/riufcg/19059/1/LUCAS+ELISEU+GON%C3%87ALVES+DE+ARRUDA+-+TCC+ENG.+EL%C3%89TRICA+2019.pdf |
bitstream.checksum.fl_str_mv |
8a4605be74aa9ea9d79846c1fba20a33 91501a0d5e2ffb43cf4517ed4c9efde4 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG) |
repository.mail.fl_str_mv |
bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br |
_version_ |
1803396735082430464 |