Desenvolvimento de hardware para a transformada rotacional 8x8 com foco na codificação de vídeos digitais de altíssima resolução

Detalhes bibliográficos
Autor(a) principal: Vianna, Henrique Avila
Data de Publicação: 2012
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da UFPel - Guaiaca
Texto Completo: http://guaiaca.ufpel.edu.br/handle/prefix/5661
Resumo: A Transformada Rotacional (ROT) é uma das novas ferramentas propostas para o padrão emergente de codificação de vídeo HEVC. O objetivo desta ferramenta de codificação é obter maior compactação da energia presente na matriz de coeficientes da transformada principal, melhorando a eficiência da codificação de entropia e minimizando o erro de quantização. Arquiteturas de hardware dedicadas à codificação e decodificação de vídeo são essenciais para garantir o desempenho necessário com baixo consumo de energia e potência, fatores especialmente críticos em dispositivos móveis e portáteis. Este trabalho apresenta uma investigação da ROT com foco no desenvolvimento de soluções em hardware para esta transformada. O trabalho detalha a exploração algorítmica realizada para simplificar as equações, visando a implementação em hardware. São apresentadas três versões arquiteturais para as transformadas ROT direta e inversa, gerando diferentes alternativas de desempenho em termos de taxa de processamento e consumo de hardware. As arquiteturas foram descritas em VHDL e sintetizadas para um FPGA da família Stratix III. Os resultados mostram que todas as versões da arquitetura são capazes de processar vídeos até a resolução 4K UHD (3840x2160 pixels) a 30 quadros por segundo. A versão com a maior taxa de processamento obteve uma frequência máxima de operação de 215,01 MHz. Essa versão da arquitetura atinge uma taxa de processamento de 1,72 bilhão de amostras por segundo, permitindo o processamento de vídeos até a resolução 8K UHD (7680x4320 pixels) a uma taxa de 30 quadros por segundo.
id UFPL_f6317edda9afcf6684919dfacfc302e5
oai_identifier_str oai:guaiaca.ufpel.edu.br:prefix/5661
network_acronym_str UFPL
network_name_str Repositório Institucional da UFPel - Guaiaca
repository_id_str
spelling 2020-06-04T01:46:13Z2020-06-04T01:46:13Z2012-11-12VIANNA, Henrique A. Desenvolvimento de Hardware para a Transformada Rotacional 8x8 com Foco na Codificação de Vídeos Digitais de Altíssima Resolução. 2012. 79f. Dissertação (Mestrado em Ciência da Computação). Universidade Federal de Pelotas, Pelotas.http://guaiaca.ufpel.edu.br/handle/prefix/5661A Transformada Rotacional (ROT) é uma das novas ferramentas propostas para o padrão emergente de codificação de vídeo HEVC. O objetivo desta ferramenta de codificação é obter maior compactação da energia presente na matriz de coeficientes da transformada principal, melhorando a eficiência da codificação de entropia e minimizando o erro de quantização. Arquiteturas de hardware dedicadas à codificação e decodificação de vídeo são essenciais para garantir o desempenho necessário com baixo consumo de energia e potência, fatores especialmente críticos em dispositivos móveis e portáteis. Este trabalho apresenta uma investigação da ROT com foco no desenvolvimento de soluções em hardware para esta transformada. O trabalho detalha a exploração algorítmica realizada para simplificar as equações, visando a implementação em hardware. São apresentadas três versões arquiteturais para as transformadas ROT direta e inversa, gerando diferentes alternativas de desempenho em termos de taxa de processamento e consumo de hardware. As arquiteturas foram descritas em VHDL e sintetizadas para um FPGA da família Stratix III. Os resultados mostram que todas as versões da arquitetura são capazes de processar vídeos até a resolução 4K UHD (3840x2160 pixels) a 30 quadros por segundo. A versão com a maior taxa de processamento obteve uma frequência máxima de operação de 215,01 MHz. Essa versão da arquitetura atinge uma taxa de processamento de 1,72 bilhão de amostras por segundo, permitindo o processamento de vídeos até a resolução 8K UHD (7680x4320 pixels) a uma taxa de 30 quadros por segundo.The Rotational Transform (ROT) is one of the novel tools proposed for the HEVC emergent video coding standard. The main goal of this coding tool is to achieve higher energy compaction of the main transform coefficient matrix and thus improve entropy coding and minimize quantization error. Dedicated hardware architectures for video coding and decoding are essential to guarantee the necessary performance with low power and energy consumption, which are especially critical resources on portable and mobile devices. This work presents an investigation of the ROT focusing on the development of hardware solutions for the transform. The work explains in details the algorithmic exploration targeting hardware implementation. Three architectural versions are presented for the forward and inverse ROT transforms, generating different performance alternatives considering processing rate and hardware consumption. The architectures were described in VHDL and synthesized for a Stratix III FPGA. Results show that all versions of the architecture are capable of processing videos up to the resolution 4K UHD (3840x2160 pixels) at 30 frames per second. The version with the highest processing rate achieved a maximum operation frequency of 215.01 MHz. This version of the architecture reaches a processing rate of 1.72 billion samples per second, allowing it to process videos up to the resolution 8K UHD (7680x4320 pixels) at 30 frames per second.porUniversidade Federal de PelotasPrograma de Pós-Graduação em ComputaçãoUFPelBrasilCentro de Desenvolvimento TecnológicoCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOComputaçãoCodificação de vídeoHEVCTransformada rotacionalSistemas digitaisProjeto em FPGAVideo codingRotational transformDigital systemsFPGA based designDesenvolvimento de hardware para a transformada rotacional 8x8 com foco na codificação de vídeos digitais de altíssima resoluçãoinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesishttp://lattes.cnpq.br/5190916021950132http://lattes.cnpq.br/9604735363839730Agostini, Luciano VolcanVianna, Henrique Avilainfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFPel - Guaiacainstname:Universidade Federal de Pelotas (UFPEL)instacron:UFPELTEXTDissertacao_Henrique_Avila_Vianna.pdf.txtDissertacao_Henrique_Avila_Vianna.pdf.txtExtracted texttext/plain144552http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/5661/6/Dissertacao_Henrique_Avila_Vianna.pdf.txtc5f08578ee1a65dca9dfeafac248df76MD56open accessTHUMBNAILDissertacao_Henrique_Avila_Vianna.pdf.jpgDissertacao_Henrique_Avila_Vianna.pdf.jpgGenerated Thumbnailimage/jpeg1607http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/5661/7/Dissertacao_Henrique_Avila_Vianna.pdf.jpg908c4201f118e12de90432c7c4ba7f40MD57open accessORIGINALDissertacao_Henrique_Avila_Vianna.pdfDissertacao_Henrique_Avila_Vianna.pdfapplication/pdf1579455http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/5661/1/Dissertacao_Henrique_Avila_Vianna.pdfa126c83b12aa2c7fbf56b62308d0fa8eMD51open accessCC-LICENSElicense_urllicense_urltext/plain; charset=utf-849http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/5661/2/license_url4afdbb8c545fd630ea7db775da747b2fMD52open accesslicense_textlicense_texttext/html; charset=utf-80http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/5661/3/license_textd41d8cd98f00b204e9800998ecf8427eMD53open accesslicense_rdflicense_rdfapplication/rdf+xml; charset=utf-80http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/5661/4/license_rdfd41d8cd98f00b204e9800998ecf8427eMD54open accessLICENSElicense.txtlicense.txttext/plain; charset=utf-81866http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/5661/5/license.txt43cd690d6a359e86c1fe3d5b7cba0c9bMD55open accessprefix/56612023-07-13 03:49:27.043open accessoai:guaiaca.ufpel.edu.br:prefix/5661TElDRU7Dh0EgREUgRElTVFJJQlVJw4fDg08gTsODTy1FWENMVVNJVkEKCkNvbSBhIGFwcmVzZW50YcOnw6NvIGRlc3RhIGxpY2Vuw6dhLCB2b2PDqiAobyBhdXRvciAoZXMpIG91IG8gdGl0dWxhciBkb3MgZGlyZWl0b3MgZGUgYXV0b3IpIGNvbmNlZGUgYW8gUmVwb3NpdMOzcmlvIApJbnN0aXR1Y2lvbmFsIG8gZGlyZWl0byBuw6NvLWV4Y2x1c2l2byBkZSByZXByb2R1emlyLCAgdHJhZHV6aXIgKGNvbmZvcm1lIGRlZmluaWRvIGFiYWl4byksIGUvb3UgZGlzdHJpYnVpciBhIApzdWEgcHVibGljYcOnw6NvIChpbmNsdWluZG8gbyByZXN1bW8pIHBvciB0b2RvIG8gbXVuZG8gbm8gZm9ybWF0byBpbXByZXNzbyBlIGVsZXRyw7RuaWNvIGUgZW0gcXVhbHF1ZXIgbWVpbywgaW5jbHVpbmRvIG9zIApmb3JtYXRvcyDDoXVkaW8gb3UgdsOtZGVvLgoKVm9jw6ogY29uY29yZGEgcXVlIG8gRGVwb3NpdGEgcG9kZSwgc2VtIGFsdGVyYXIgbyBjb250ZcO6ZG8sIHRyYW5zcG9yIGEgc3VhIHB1YmxpY2HDp8OjbyBwYXJhIHF1YWxxdWVyIG1laW8gb3UgZm9ybWF0byAKcGFyYSBmaW5zIGRlIHByZXNlcnZhw6fDo28uCgpWb2PDqiB0YW1iw6ltIGNvbmNvcmRhIHF1ZSBvIERlcG9zaXRhIHBvZGUgbWFudGVyIG1haXMgZGUgdW1hIGPDs3BpYSBkZSBzdWEgcHVibGljYcOnw6NvIHBhcmEgZmlucyBkZSBzZWd1cmFuw6dhLCBiYWNrLXVwIAplIHByZXNlcnZhw6fDo28uCgpWb2PDqiBkZWNsYXJhIHF1ZSBhIHN1YSBwdWJsaWNhw6fDo28gw6kgb3JpZ2luYWwgZSBxdWUgdm9jw6ogdGVtIG8gcG9kZXIgZGUgY29uY2VkZXIgb3MgZGlyZWl0b3MgY29udGlkb3MgbmVzdGEgbGljZW7Dp2EuIApWb2PDqiB0YW1iw6ltIGRlY2xhcmEgcXVlIG8gZGVww7NzaXRvIGRhIHN1YSBwdWJsaWNhw6fDo28gbsOjbywgcXVlIHNlamEgZGUgc2V1IGNvbmhlY2ltZW50bywgaW5mcmluZ2UgZGlyZWl0b3MgYXV0b3JhaXMgCmRlIG5pbmd1w6ltLgoKQ2FzbyBhIHN1YSBwdWJsaWNhw6fDo28gY29udGVuaGEgbWF0ZXJpYWwgcXVlIHZvY8OqIG7Do28gcG9zc3VpIGEgdGl0dWxhcmlkYWRlIGRvcyBkaXJlaXRvcyBhdXRvcmFpcywgdm9jw6ogZGVjbGFyYSBxdWUgCm9idGV2ZSBhIHBlcm1pc3PDo28gaXJyZXN0cml0YSBkbyBkZXRlbnRvciBkb3MgZGlyZWl0b3MgYXV0b3JhaXMgcGFyYSBjb25jZWRlciBhbyBEZXBvc2l0YSBvcyBkaXJlaXRvcyBhcHJlc2VudGFkb3MgCm5lc3RhIGxpY2Vuw6dhLCBlIHF1ZSBlc3NlIG1hdGVyaWFsIGRlIHByb3ByaWVkYWRlIGRlIHRlcmNlaXJvcyBlc3TDoSBjbGFyYW1lbnRlIGlkZW50aWZpY2FkbyBlIHJlY29uaGVjaWRvIG5vIHRleHRvIApvdSBubyBjb250ZcO6ZG8gZGEgcHVibGljYcOnw6NvIG9yYSBkZXBvc2l0YWRhLgoKQ0FTTyBBIFBVQkxJQ0HDh8ODTyBPUkEgREVQT1NJVEFEQSBURU5IQSBTSURPIFJFU1VMVEFETyBERSBVTSBQQVRST0PDjU5JTyBPVSBBUE9JTyBERSBVTUEgQUfDik5DSUEgREUgRk9NRU5UTyBPVSBPVVRSTyAKT1JHQU5JU01PLCBWT0PDiiBERUNMQVJBIFFVRSBSRVNQRUlUT1UgVE9ET1MgRSBRVUFJU1FVRVIgRElSRUlUT1MgREUgUkVWSVPDg08gQ09NTyBUQU1Cw4lNIEFTIERFTUFJUyBPQlJJR0HDh8OVRVMgCkVYSUdJREFTIFBPUiBDT05UUkFUTyBPVSBBQ09SRE8uCgpPIERlcG9zaXRhIHNlIGNvbXByb21ldGUgYSBpZGVudGlmaWNhciBjbGFyYW1lbnRlIG8gc2V1IG5vbWUgKHMpIG91IG8ocykgbm9tZShzKSBkbyhzKSBkZXRlbnRvcihlcykgZG9zIGRpcmVpdG9zIAphdXRvcmFpcyBkYSBwdWJsaWNhw6fDo28sIGUgbsOjbyBmYXLDoSBxdWFscXVlciBhbHRlcmHDp8OjbywgYWzDqW0gZGFxdWVsYXMgY29uY2VkaWRhcyBwb3IgZXN0YSBsaWNlbsOnYS4KRepositório InstitucionalPUBhttp://repositorio.ufpel.edu.br/oai/requestrippel@ufpel.edu.br || repositorio@ufpel.edu.br || aline.batista@ufpel.edu.bropendoar:2023-07-13T06:49:27Repositório Institucional da UFPel - Guaiaca - Universidade Federal de Pelotas (UFPEL)false
dc.title.pt_BR.fl_str_mv Desenvolvimento de hardware para a transformada rotacional 8x8 com foco na codificação de vídeos digitais de altíssima resolução
title Desenvolvimento de hardware para a transformada rotacional 8x8 com foco na codificação de vídeos digitais de altíssima resolução
spellingShingle Desenvolvimento de hardware para a transformada rotacional 8x8 com foco na codificação de vídeos digitais de altíssima resolução
Vianna, Henrique Avila
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Computação
Codificação de vídeo
HEVC
Transformada rotacional
Sistemas digitais
Projeto em FPGA
Video coding
Rotational transform
Digital systems
FPGA based design
title_short Desenvolvimento de hardware para a transformada rotacional 8x8 com foco na codificação de vídeos digitais de altíssima resolução
title_full Desenvolvimento de hardware para a transformada rotacional 8x8 com foco na codificação de vídeos digitais de altíssima resolução
title_fullStr Desenvolvimento de hardware para a transformada rotacional 8x8 com foco na codificação de vídeos digitais de altíssima resolução
title_full_unstemmed Desenvolvimento de hardware para a transformada rotacional 8x8 com foco na codificação de vídeos digitais de altíssima resolução
title_sort Desenvolvimento de hardware para a transformada rotacional 8x8 com foco na codificação de vídeos digitais de altíssima resolução
author Vianna, Henrique Avila
author_facet Vianna, Henrique Avila
author_role author
dc.contributor.authorLattes.pt_BR.fl_str_mv http://lattes.cnpq.br/5190916021950132
dc.contributor.advisorLattes.pt_BR.fl_str_mv http://lattes.cnpq.br/9604735363839730
dc.contributor.advisor1.fl_str_mv Agostini, Luciano Volcan
dc.contributor.author.fl_str_mv Vianna, Henrique Avila
contributor_str_mv Agostini, Luciano Volcan
dc.subject.cnpq.fl_str_mv CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
topic CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Computação
Codificação de vídeo
HEVC
Transformada rotacional
Sistemas digitais
Projeto em FPGA
Video coding
Rotational transform
Digital systems
FPGA based design
dc.subject.por.fl_str_mv Computação
Codificação de vídeo
HEVC
Transformada rotacional
Sistemas digitais
Projeto em FPGA
Video coding
Rotational transform
Digital systems
FPGA based design
description A Transformada Rotacional (ROT) é uma das novas ferramentas propostas para o padrão emergente de codificação de vídeo HEVC. O objetivo desta ferramenta de codificação é obter maior compactação da energia presente na matriz de coeficientes da transformada principal, melhorando a eficiência da codificação de entropia e minimizando o erro de quantização. Arquiteturas de hardware dedicadas à codificação e decodificação de vídeo são essenciais para garantir o desempenho necessário com baixo consumo de energia e potência, fatores especialmente críticos em dispositivos móveis e portáteis. Este trabalho apresenta uma investigação da ROT com foco no desenvolvimento de soluções em hardware para esta transformada. O trabalho detalha a exploração algorítmica realizada para simplificar as equações, visando a implementação em hardware. São apresentadas três versões arquiteturais para as transformadas ROT direta e inversa, gerando diferentes alternativas de desempenho em termos de taxa de processamento e consumo de hardware. As arquiteturas foram descritas em VHDL e sintetizadas para um FPGA da família Stratix III. Os resultados mostram que todas as versões da arquitetura são capazes de processar vídeos até a resolução 4K UHD (3840x2160 pixels) a 30 quadros por segundo. A versão com a maior taxa de processamento obteve uma frequência máxima de operação de 215,01 MHz. Essa versão da arquitetura atinge uma taxa de processamento de 1,72 bilhão de amostras por segundo, permitindo o processamento de vídeos até a resolução 8K UHD (7680x4320 pixels) a uma taxa de 30 quadros por segundo.
publishDate 2012
dc.date.issued.fl_str_mv 2012-11-12
dc.date.accessioned.fl_str_mv 2020-06-04T01:46:13Z
dc.date.available.fl_str_mv 2020-06-04T01:46:13Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv VIANNA, Henrique A. Desenvolvimento de Hardware para a Transformada Rotacional 8x8 com Foco na Codificação de Vídeos Digitais de Altíssima Resolução. 2012. 79f. Dissertação (Mestrado em Ciência da Computação). Universidade Federal de Pelotas, Pelotas.
dc.identifier.uri.fl_str_mv http://guaiaca.ufpel.edu.br/handle/prefix/5661
identifier_str_mv VIANNA, Henrique A. Desenvolvimento de Hardware para a Transformada Rotacional 8x8 com Foco na Codificação de Vídeos Digitais de Altíssima Resolução. 2012. 79f. Dissertação (Mestrado em Ciência da Computação). Universidade Federal de Pelotas, Pelotas.
url http://guaiaca.ufpel.edu.br/handle/prefix/5661
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Pelotas
dc.publisher.program.fl_str_mv Programa de Pós-Graduação em Computação
dc.publisher.initials.fl_str_mv UFPel
dc.publisher.country.fl_str_mv Brasil
dc.publisher.department.fl_str_mv Centro de Desenvolvimento Tecnológico
publisher.none.fl_str_mv Universidade Federal de Pelotas
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFPel - Guaiaca
instname:Universidade Federal de Pelotas (UFPEL)
instacron:UFPEL
instname_str Universidade Federal de Pelotas (UFPEL)
instacron_str UFPEL
institution UFPEL
reponame_str Repositório Institucional da UFPel - Guaiaca
collection Repositório Institucional da UFPel - Guaiaca
bitstream.url.fl_str_mv http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/5661/6/Dissertacao_Henrique_Avila_Vianna.pdf.txt
http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/5661/7/Dissertacao_Henrique_Avila_Vianna.pdf.jpg
http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/5661/1/Dissertacao_Henrique_Avila_Vianna.pdf
http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/5661/2/license_url
http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/5661/3/license_text
http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/5661/4/license_rdf
http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/5661/5/license.txt
bitstream.checksum.fl_str_mv c5f08578ee1a65dca9dfeafac248df76
908c4201f118e12de90432c7c4ba7f40
a126c83b12aa2c7fbf56b62308d0fa8e
4afdbb8c545fd630ea7db775da747b2f
d41d8cd98f00b204e9800998ecf8427e
d41d8cd98f00b204e9800998ecf8427e
43cd690d6a359e86c1fe3d5b7cba0c9b
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFPel - Guaiaca - Universidade Federal de Pelotas (UFPEL)
repository.mail.fl_str_mv rippel@ufpel.edu.br || repositorio@ufpel.edu.br || aline.batista@ufpel.edu.br
_version_ 1801846913261109248