Geração de memórias de programa em Verilog compatível com a plataforma Pitanga

Detalhes bibliográficos
Autor(a) principal: Tondo, Maria Flávia Borrajo
Data de Publicação: 2023
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Repositório Institucional da UFRGS
Texto Completo: http://hdl.handle.net/10183/271988
Resumo: Este estudo compara o uso de Diagramas de Decisão Binária (BDDs) e técnicas de redução de circuitos combinacionais na geração de descrições de hardware em Verilog, a partir da memória de processadores didáticos. Os BDDs oferecem representações eficientes de funções Booleanas, enquanto as técnicas de redução simplificam circuitos. Explorou-se o processador Neander para aplicação desses métodos e geração de código Verilog, sendo feita a avaliação no âmbito da otimização de circuitos combinacionais na plataforma Pitanga/inPlace.
id UFRGS-2_ef86e66a33e3829a1ac3e077c5d9e42a
oai_identifier_str oai:www.lume.ufrgs.br:10183/271988
network_acronym_str UFRGS-2
network_name_str Repositório Institucional da UFRGS
repository_id_str
spelling Tondo, Maria Flávia BorrajoReis, Andre InacioSilveira, Leonardo Droves2024-02-16T05:00:32Z2023http://hdl.handle.net/10183/271988001195998Este estudo compara o uso de Diagramas de Decisão Binária (BDDs) e técnicas de redução de circuitos combinacionais na geração de descrições de hardware em Verilog, a partir da memória de processadores didáticos. Os BDDs oferecem representações eficientes de funções Booleanas, enquanto as técnicas de redução simplificam circuitos. Explorou-se o processador Neander para aplicação desses métodos e geração de código Verilog, sendo feita a avaliação no âmbito da otimização de circuitos combinacionais na plataforma Pitanga/inPlace.This study compares the use of Binary Decision Diagrams (BDDs) and reduction techniques of combinational circuits in generating hardware descriptions in Verilog, from memory of didactic processors. BDDs offer efficient representations of Boolean functions, while reduction techniques simplify circuits. We explored the Neander processor to apply these methods and generate Verilog code, with the evaluation being carried out in the context of optimizing combinational circuits on the Pitanga/inPlace platform.application/pdfporDiagramas de decisão bináriaFunções booleanasCircuitos combinacionaisVerilogDidactic processorsGeração de memórias de programa em Verilog compatível com a plataforma PitangaGeneration of program memories using Verilog compatible with the Pitanga platform info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPorto Alegre, BR-RS2023Ciência da Computação: Ênfase em Engenharia da Computação: Bachareladograduaçãoinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT001195998.pdf.txt001195998.pdf.txtExtracted Texttext/plain73115http://www.lume.ufrgs.br/bitstream/10183/271988/2/001195998.pdf.txt1ddfa39dd763ef063f93924a4aa07ba8MD52ORIGINAL001195998.pdfTexto completoapplication/pdf1888036http://www.lume.ufrgs.br/bitstream/10183/271988/1/001195998.pdf5918c7b19c92048af5cf157dada91f2cMD5110183/2719882024-02-17 05:55:37.268021oai:www.lume.ufrgs.br:10183/271988Repositório de PublicaçõesPUBhttps://lume.ufrgs.br/oai/requestopendoar:2024-02-17T07:55:37Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Geração de memórias de programa em Verilog compatível com a plataforma Pitanga
dc.title.alternative.en.fl_str_mv Generation of program memories using Verilog compatible with the Pitanga platform
title Geração de memórias de programa em Verilog compatível com a plataforma Pitanga
spellingShingle Geração de memórias de programa em Verilog compatível com a plataforma Pitanga
Tondo, Maria Flávia Borrajo
Diagramas de decisão binária
Funções booleanas
Circuitos combinacionais
Verilog
Didactic processors
title_short Geração de memórias de programa em Verilog compatível com a plataforma Pitanga
title_full Geração de memórias de programa em Verilog compatível com a plataforma Pitanga
title_fullStr Geração de memórias de programa em Verilog compatível com a plataforma Pitanga
title_full_unstemmed Geração de memórias de programa em Verilog compatível com a plataforma Pitanga
title_sort Geração de memórias de programa em Verilog compatível com a plataforma Pitanga
author Tondo, Maria Flávia Borrajo
author_facet Tondo, Maria Flávia Borrajo
author_role author
dc.contributor.author.fl_str_mv Tondo, Maria Flávia Borrajo
dc.contributor.advisor1.fl_str_mv Reis, Andre Inacio
dc.contributor.advisor-co1.fl_str_mv Silveira, Leonardo Droves
contributor_str_mv Reis, Andre Inacio
Silveira, Leonardo Droves
dc.subject.por.fl_str_mv Diagramas de decisão binária
Funções booleanas
Circuitos combinacionais
Verilog
topic Diagramas de decisão binária
Funções booleanas
Circuitos combinacionais
Verilog
Didactic processors
dc.subject.eng.fl_str_mv Didactic processors
description Este estudo compara o uso de Diagramas de Decisão Binária (BDDs) e técnicas de redução de circuitos combinacionais na geração de descrições de hardware em Verilog, a partir da memória de processadores didáticos. Os BDDs oferecem representações eficientes de funções Booleanas, enquanto as técnicas de redução simplificam circuitos. Explorou-se o processador Neander para aplicação desses métodos e geração de código Verilog, sendo feita a avaliação no âmbito da otimização de circuitos combinacionais na plataforma Pitanga/inPlace.
publishDate 2023
dc.date.issued.fl_str_mv 2023
dc.date.accessioned.fl_str_mv 2024-02-16T05:00:32Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/271988
dc.identifier.nrb.pt_BR.fl_str_mv 001195998
url http://hdl.handle.net/10183/271988
identifier_str_mv 001195998
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Repositório Institucional da UFRGS
collection Repositório Institucional da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/271988/2/001195998.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/271988/1/001195998.pdf
bitstream.checksum.fl_str_mv 1ddfa39dd763ef063f93924a4aa07ba8
5918c7b19c92048af5cf157dada91f2c
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv
_version_ 1815447358337449984

Registros relacionados