Design FPGA e Verificação UVM

Detalhes bibliográficos
Autor(a) principal: Ribeiro, Eduardo Tomasi
Data de Publicação: 2019
Tipo de documento: Trabalho de conclusão de curso
Idioma: fra
Título da fonte: Repositório Institucional da UFSC
Texto Completo: https://repositorio.ufsc.br/handle/123456789/217999
Resumo: TCC(graduação) - Universidade Federal de Santa Catarina. Centro Tecnológico. Engenharia de Controle e Automação.
id UFSC_1a3bb87f2cc2164fb967609d91f26649
oai_identifier_str oai:repositorio.ufsc.br:123456789/217999
network_acronym_str UFSC
network_name_str Repositório Institucional da UFSC
repository_id_str 2373
spelling Design FPGA e Verificação UVMDesign FPGA et Vérification UVMVerificação UVMCriptografiaAHBRSAFPGACryptographieVérification UVMUVM VerificationCryptographyARMTCC(graduação) - Universidade Federal de Santa Catarina. Centro Tecnológico. Engenharia de Controle e Automação.A fim de permitir seus novos engenheiros de serem rapidamente operacionais em suas missões, a Elsys Design criou uma plataforma servindo de ferramenta para autoformação. Recentemente, essa plataforma foi promovida para sua valorizar a parceria da empresa com a ARM. A sociedade utiliza essa formação interna para seus engenheiros e, potencialmente, seus clients. Ela é destinada aos engenheiros em microeletrônica que desejam adquirir novas competência em integração de sistemas digitais e/ou sua verificação. Neste contexto, os objetivos do estágio são de utilizar essa plataforma, contribuir com a sua melhoria e responder às necessidades da empresa em desenvolvimento baseado em uma plataforma e fazer sua verificação. Durante o estágio, foram definidas os seguintes objetivos: a integração de um IP (Intelectual Property) existente com uma arquitetura baseada em um processador ARM Cortex-M0 e seu barramento, o desenvolvimento dos drivers necessários à sua utilização, a simulação e a implementação num FPGA. Em seguida, um plano de verificação do IP será definido, assim como um ambiente de verificação para executar o plano. Em seguida, o estágio foi reorientado para o desenvolvimento de um acelerador criptográfico com o objetivo de fazer cálculos RSA de maneira rápida, segura e eficaz. As diferentes tarefas percorridas para alcançar os objetivos definidos são as seguintes: diferentes módulos são desenvolvidos usando VHDL e integrados com o DesignStart Cortex-M0 da ARM utilizando seus subsistemas de barramento APB e AHB. Em seguida, os módulos são verificados usando testes dirigidos. Uma segunda etapa de verificação deve ser feita, essa vez usando a metodologia UVM, baseada na programação orientada a objetos, permitindo a realização de uma verificação mais completa.Afin de permettre à ses nouveaux ingénieurs d'être rapidement opérationnels sur les missions, Elsys-Design a mis en place une plate-forme de développement servant d'outil d'autoformation. Récemment cette plate-forme a été mise en avant pour valoriser le partenariat existant avec ARM. La société utilise cette formation en interne pour ses ingénieurs et, potentiellement, ses clients. Cette formation est destinée aux ingénieurs en micro-électronique désireux d'acquérir de nouvelles compétences en intégration système et/ou vérification. Dans ce contexte, les objectifs du stage sont de prendre en main cette plate-forme, de contribuer à son amélioration et de répondre aux besoins en développement basé sur une plate-forme et en faire sa vérification. Lors du stage, les travaux suivants sont définis: l'intégration d'un IP existant avec une architecture basée sur un processeur ARM Cortex-M0 et son bus, l'écriture des drivers nécessaires à son utilisation, la simulation et l'implémentation sur FPGA. Ensuite, un plan de vérification de l'IP mise en oeuvre est défini, puis un environnement de vérification développé afin de mettre à exécution le plan. Afin d'augmenter un peu plus la difficulté du stage, et de rapidement développer les compétences y associées, il a été décidé de réorienter le stage vers quelque chose de plus audacieux. Un accélérateur cryptographique a été mis en oeuvre dans le but de faire des calculs RSA de façon rapide, sécurisée et efficace. Les différentes tâches parcourues lors du stage afin de réaliser cette formation sont les suivantes: différents modules seront développés en VHDL et intégrés avec le DesignStart Cortex-M0 de chez ARM en utilisant les sous-systèmes des bus APB et AHB. L'IP doit être ensuite vérifié en utilisant des tests dirigés. Une deuxième étape de vérification doit être faite, cette fois-ci en utilisant la méthodologie UVM, basée sur la programmation orientée objet, permettant de réaliser une vérification plus complète de l'IP.In order to allow its new engineers to quickly be operational in their missions, Elsys-Design has developed a platform serving as a self-training tool. Recently, this platform was highlighted to enhance the partnership with ARM. It can be used by its own engineers and, potentially, by its clients, specially microelectronic engineers wanting to acquire new skills in system integration and/or verification. In this context, the goal of the internship is to contribute to the improvement of this platform, as well as to answer the new requirements of the market in terms of UVM verification and platform-based development. Throughout the training, the following tasks are defined: the integration of an existing IP with a Cortex-M0 processor-based architecture and its bus, the definition of all the drivers needed to its use, its simulation and its implementation in a FPGA. Finally, a verification plan must be defined so a verification environment can be developed and executed. Afterwards, in order to increase the internship's difficulty and to quickly develop the related skills, the internship has been reoriented to something more challenging. A cryptographic accelerator has been implemented so RSA computations can be done in a quick, secure and effective way. Several tasks have been done throughout the internship so this training can be completed: different IPs were developed and integrated with the ARM's DesignStart Cortex-M0 using its APB and AHB subsystems. These IPs must, then, be verified using unit tests. A second verification stage is done, this time using the UVM methodology, based on the Object-Oriented Programming, allowing to achieve a more complete verification of the IP.Grenoble, FrançaMancini, StephaneUniversidade Federal de Santa CatarinaRibeiro, Eduardo Tomasi2020-12-02T18:00:13Z2020-12-02T18:00:13Z2019-09-03info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesis53application/pdfhttps://repositorio.ufsc.br/handle/123456789/217999info:eu-repo/semantics/openAccessfrareponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSC2020-12-02T18:00:14Zoai:repositorio.ufsc.br:123456789/217999Repositório InstitucionalPUBhttp://150.162.242.35/oai/requestopendoar:23732020-12-02T18:00:14Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false
dc.title.none.fl_str_mv Design FPGA e Verificação UVM
Design FPGA et Vérification UVM
title Design FPGA e Verificação UVM
spellingShingle Design FPGA e Verificação UVM
Ribeiro, Eduardo Tomasi
Verificação UVM
Criptografia
AHB
RSA
FPGA
Cryptographie
Vérification UVM
UVM Verification
Cryptography
ARM
title_short Design FPGA e Verificação UVM
title_full Design FPGA e Verificação UVM
title_fullStr Design FPGA e Verificação UVM
title_full_unstemmed Design FPGA e Verificação UVM
title_sort Design FPGA e Verificação UVM
author Ribeiro, Eduardo Tomasi
author_facet Ribeiro, Eduardo Tomasi
author_role author
dc.contributor.none.fl_str_mv Mancini, Stephane
Universidade Federal de Santa Catarina
dc.contributor.author.fl_str_mv Ribeiro, Eduardo Tomasi
dc.subject.por.fl_str_mv Verificação UVM
Criptografia
AHB
RSA
FPGA
Cryptographie
Vérification UVM
UVM Verification
Cryptography
ARM
topic Verificação UVM
Criptografia
AHB
RSA
FPGA
Cryptographie
Vérification UVM
UVM Verification
Cryptography
ARM
description TCC(graduação) - Universidade Federal de Santa Catarina. Centro Tecnológico. Engenharia de Controle e Automação.
publishDate 2019
dc.date.none.fl_str_mv 2019-09-03
2020-12-02T18:00:13Z
2020-12-02T18:00:13Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://repositorio.ufsc.br/handle/123456789/217999
url https://repositorio.ufsc.br/handle/123456789/217999
dc.language.iso.fl_str_mv fra
language fra
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 53
application/pdf
dc.publisher.none.fl_str_mv Grenoble, França
publisher.none.fl_str_mv Grenoble, França
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSC
instname:Universidade Federal de Santa Catarina (UFSC)
instacron:UFSC
instname_str Universidade Federal de Santa Catarina (UFSC)
instacron_str UFSC
institution UFSC
reponame_str Repositório Institucional da UFSC
collection Repositório Institucional da UFSC
repository.name.fl_str_mv Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)
repository.mail.fl_str_mv
_version_ 1808652332825575424

Registros relacionados