Arquitetura de uma unidade aritmética em ponto flutuante padrão IEEE754 32 bits
Autor(a) principal: | |
---|---|
Data de Publicação: | 2011 |
Tipo de documento: | Trabalho de conclusão de curso |
Idioma: | por |
Título da fonte: | Repositório Institucional da UNIPAMPA |
Texto Completo: | http://dspace.unipampa.edu.br/jspui/handle/riu/964 |
Resumo: | Aritmética em ponto flutuante é utilizada por diversas aplicações que exigem um alto processamento de dados aliados a uma excelente precisão, como processamento de voz e imagens. O hardware responsável pela aritmética em ponto flutuante é denominado de FPU (Floating Point Unit). A FPU pode ser utilizada tanto como co-processador em um sistema, como agregado a um processador mais complexo para uma aplicação específica. Normalmente, estas unidades são projetadas seguindo um padrão para a aritmética em ponto flutuante. O padrão IEEE754, o que estipula normas a serem seguidas para a representação de números em ponto flutuante, é adotado de forma a uniformizar e compatibilizar hardwares de diferentes fabricantes. Este trabalho apresenta a proposta de uma arquitetura para operações aritméticas em ponto flutuante no Padrão IEEE754 no nível transferência entre registradores para implementação em FPGA. A FPU projetada utiliza a precisão simples e conta com as operações de soma, subtração, multiplicação e divisão. Através da metodologia adotada pelo Programa Brazil-IP, várias etapas de projetos são realizadas visando o desenvolvimento de um ip-core de custo e qualidade desejável. A FPU visa aplicações onde o requisito de área utilizada é limitado, como sistemas embarcados e sistemas integrados em um único chip (SoC). Os resultados apresentados são validados através de comparações com topologias open source existentes de FPU’s. |
id |
UNIP_083cf676641bee8db6d436ff13a5a134 |
---|---|
oai_identifier_str |
oai:repositorio.unipampa.edu.br:riu/964 |
network_acronym_str |
UNIP |
network_name_str |
Repositório Institucional da UNIPAMPA |
repository_id_str |
|
spelling |
Girardi, Alessandro GonçalvesFigueiró, Iuri Castro2017-02-10T13:26:37Z2017-02-10T13:26:37Z2011-06-22FIGUEIRÓ, Iuri Castro. Arquitetura de uma unidade aritmética em ponto flutuante padrão IEEE754 32 bits. Orientador: Alessandro Gonçalves Girardi. 2011. 98 p. Trabalho de Conclusão de Curso (Bacharel em Engenharia Elétrica) - Universidade Federal do Pampa, Curso de Engenharia Elétrica, Alegrete, 2011.http://dspace.unipampa.edu.br/jspui/handle/riu/964Aritmética em ponto flutuante é utilizada por diversas aplicações que exigem um alto processamento de dados aliados a uma excelente precisão, como processamento de voz e imagens. O hardware responsável pela aritmética em ponto flutuante é denominado de FPU (Floating Point Unit). A FPU pode ser utilizada tanto como co-processador em um sistema, como agregado a um processador mais complexo para uma aplicação específica. Normalmente, estas unidades são projetadas seguindo um padrão para a aritmética em ponto flutuante. O padrão IEEE754, o que estipula normas a serem seguidas para a representação de números em ponto flutuante, é adotado de forma a uniformizar e compatibilizar hardwares de diferentes fabricantes. Este trabalho apresenta a proposta de uma arquitetura para operações aritméticas em ponto flutuante no Padrão IEEE754 no nível transferência entre registradores para implementação em FPGA. A FPU projetada utiliza a precisão simples e conta com as operações de soma, subtração, multiplicação e divisão. Através da metodologia adotada pelo Programa Brazil-IP, várias etapas de projetos são realizadas visando o desenvolvimento de um ip-core de custo e qualidade desejável. A FPU visa aplicações onde o requisito de área utilizada é limitado, como sistemas embarcados e sistemas integrados em um único chip (SoC). Os resultados apresentados são validados através de comparações com topologias open source existentes de FPU’s.Floating point arithmetic is used for numerous applications requiring a high data together with a great precision, such as voice and image processing. The hardware responsible for floating point arithmetic is called FPU (Floating Point Unit). The FPU can be used both as a co-processor in a system or embedded on a more complex processor for a specific application. Typically, these units are designed to follow a standard for floating point arithmetic. The IEEE754 standard, which provides guidelines for representing floating point numbers, is adopted in order to standardize and match hardware from different manufacturers. This paper presents a proposed architecture for floating point arithmetic in the IEEE 754 Standard in register transfer level (RTL) for implementation in FPGA. The proposed FPU uses single precision and is able to perform operations such as addition, subtraction, multiplication and division. By means of the methodology adopted by the Brazil-IP program, several steps are realized aimed the development an IP-core with cost and quality desired. The FPU is intended for applications where the requirement of area is limited, as embedded systems and integrated systems on a chip (SoC). The results are validated by comparing topologies of existing open source FPUs.porUniversidade Federal do PampaCampus AlegreteAttribution-NonCommercial-NoDerivs 3.0 Brazilhttp://creativecommons.org/licenses/by-nc-nd/3.0/br/info:eu-repo/semantics/openAccessCNPQ::ENGENHARIASMicroeletrônicaArquitetura de computadoresElectrical engineeringMicroelectronicsComputer architectureEngenharia elétricaArquitetura de uma unidade aritmética em ponto flutuante padrão IEEE754 32 bitsinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisapplication/pdfreponame:Repositório Institucional da UNIPAMPAinstname:Universidade Federal do Pampa (UNIPAMPA)instacron:UNIPAMPAORIGINALArquitetura de uma unidade aritmética emponto flutuante padrão ieee754 32 bits.pdfArquitetura de uma unidade aritmética emponto flutuante padrão ieee754 32 bits.pdfapplication/pdf1810189https://repositorio.unipampa.edu.br/jspui/bitstream/riu/964/1/Arquitetura%20de%20uma%20unidade%20aritm%c3%a9tica%20emponto%20flutuante%20padr%c3%a3o%20ieee754%2032%20bits.pdf7e8c5873d4df315819326ce881dad2f8MD51CC-LICENSElicense_rdflicense_rdfapplication/rdf+xml; charset=utf-81232https://repositorio.unipampa.edu.br/jspui/bitstream/riu/964/2/license_rdf66e71c371cc565284e70f40736c94386MD52LICENSElicense.txtlicense.txttext/plain; charset=utf-81748https://repositorio.unipampa.edu.br/jspui/bitstream/riu/964/3/license.txt8a4605be74aa9ea9d79846c1fba20a33MD53TEXTArquitetura de uma unidade aritmética emponto flutuante padrão ieee754 32 bits.pdf.txtArquitetura de uma unidade aritmética emponto flutuante padrão ieee754 32 bits.pdf.txtExtracted texttext/plain151653https://repositorio.unipampa.edu.br/jspui/bitstream/riu/964/4/Arquitetura%20de%20uma%20unidade%20aritm%c3%a9tica%20emponto%20flutuante%20padr%c3%a3o%20ieee754%2032%20bits.pdf.txtd115a5eaf3a861644b94244312ef1978MD54riu/9642021-04-15 11:19:47.99oai:repositorio.unipampa.edu.br:riu/964Tk9URTogUExBQ0UgWU9VUiBPV04gTElDRU5TRSBIRVJFClRoaXMgc2FtcGxlIGxpY2Vuc2UgaXMgcHJvdmlkZWQgZm9yIGluZm9ybWF0aW9uYWwgcHVycG9zZXMgb25seS4KCk5PTi1FWENMVVNJVkUgRElTVFJJQlVUSU9OIExJQ0VOU0UKCkJ5IHNpZ25pbmcgYW5kIHN1Ym1pdHRpbmcgdGhpcyBsaWNlbnNlLCB5b3UgKHRoZSBhdXRob3Iocykgb3IgY29weXJpZ2h0Cm93bmVyKSBncmFudHMgdG8gRFNwYWNlIFVuaXZlcnNpdHkgKERTVSkgdGhlIG5vbi1leGNsdXNpdmUgcmlnaHQgdG8gcmVwcm9kdWNlLAp0cmFuc2xhdGUgKGFzIGRlZmluZWQgYmVsb3cpLCBhbmQvb3IgZGlzdHJpYnV0ZSB5b3VyIHN1Ym1pc3Npb24gKGluY2x1ZGluZwp0aGUgYWJzdHJhY3QpIHdvcmxkd2lkZSBpbiBwcmludCBhbmQgZWxlY3Ryb25pYyBmb3JtYXQgYW5kIGluIGFueSBtZWRpdW0sCmluY2x1ZGluZyBidXQgbm90IGxpbWl0ZWQgdG8gYXVkaW8gb3IgdmlkZW8uCgpZb3UgYWdyZWUgdGhhdCBEU1UgbWF5LCB3aXRob3V0IGNoYW5naW5nIHRoZSBjb250ZW50LCB0cmFuc2xhdGUgdGhlCnN1Ym1pc3Npb24gdG8gYW55IG1lZGl1bSBvciBmb3JtYXQgZm9yIHRoZSBwdXJwb3NlIG9mIHByZXNlcnZhdGlvbi4KCllvdSBhbHNvIGFncmVlIHRoYXQgRFNVIG1heSBrZWVwIG1vcmUgdGhhbiBvbmUgY29weSBvZiB0aGlzIHN1Ym1pc3Npb24gZm9yCnB1cnBvc2VzIG9mIHNlY3VyaXR5LCBiYWNrLXVwIGFuZCBwcmVzZXJ2YXRpb24uCgpZb3UgcmVwcmVzZW50IHRoYXQgdGhlIHN1Ym1pc3Npb24gaXMgeW91ciBvcmlnaW5hbCB3b3JrLCBhbmQgdGhhdCB5b3UgaGF2ZQp0aGUgcmlnaHQgdG8gZ3JhbnQgdGhlIHJpZ2h0cyBjb250YWluZWQgaW4gdGhpcyBsaWNlbnNlLiBZb3UgYWxzbyByZXByZXNlbnQKdGhhdCB5b3VyIHN1Ym1pc3Npb24gZG9lcyBub3QsIHRvIHRoZSBiZXN0IG9mIHlvdXIga25vd2xlZGdlLCBpbmZyaW5nZSB1cG9uCmFueW9uZSdzIGNvcHlyaWdodC4KCklmIHRoZSBzdWJtaXNzaW9uIGNvbnRhaW5zIG1hdGVyaWFsIGZvciB3aGljaCB5b3UgZG8gbm90IGhvbGQgY29weXJpZ2h0LAp5b3UgcmVwcmVzZW50IHRoYXQgeW91IGhhdmUgb2J0YWluZWQgdGhlIHVucmVzdHJpY3RlZCBwZXJtaXNzaW9uIG9mIHRoZQpjb3B5cmlnaHQgb3duZXIgdG8gZ3JhbnQgRFNVIHRoZSByaWdodHMgcmVxdWlyZWQgYnkgdGhpcyBsaWNlbnNlLCBhbmQgdGhhdApzdWNoIHRoaXJkLXBhcnR5IG93bmVkIG1hdGVyaWFsIGlzIGNsZWFybHkgaWRlbnRpZmllZCBhbmQgYWNrbm93bGVkZ2VkCndpdGhpbiB0aGUgdGV4dCBvciBjb250ZW50IG9mIHRoZSBzdWJtaXNzaW9uLgoKSUYgVEhFIFNVQk1JU1NJT04gSVMgQkFTRUQgVVBPTiBXT1JLIFRIQVQgSEFTIEJFRU4gU1BPTlNPUkVEIE9SIFNVUFBPUlRFRApCWSBBTiBBR0VOQ1kgT1IgT1JHQU5JWkFUSU9OIE9USEVSIFRIQU4gRFNVLCBZT1UgUkVQUkVTRU5UIFRIQVQgWU9VIEhBVkUKRlVMRklMTEVEIEFOWSBSSUdIVCBPRiBSRVZJRVcgT1IgT1RIRVIgT0JMSUdBVElPTlMgUkVRVUlSRUQgQlkgU1VDSApDT05UUkFDVCBPUiBBR1JFRU1FTlQuCgpEU1Ugd2lsbCBjbGVhcmx5IGlkZW50aWZ5IHlvdXIgbmFtZShzKSBhcyB0aGUgYXV0aG9yKHMpIG9yIG93bmVyKHMpIG9mIHRoZQpzdWJtaXNzaW9uLCBhbmQgd2lsbCBub3QgbWFrZSBhbnkgYWx0ZXJhdGlvbiwgb3RoZXIgdGhhbiBhcyBhbGxvd2VkIGJ5IHRoaXMKbGljZW5zZSwgdG8geW91ciBzdWJtaXNzaW9uLgo=Repositório InstitucionalPUBhttp://dspace.unipampa.edu.br:8080/oai/requestsisbi@unipampa.edu.bropendoar:2021-04-15T14:19:47Repositório Institucional da UNIPAMPA - Universidade Federal do Pampa (UNIPAMPA)false |
dc.title.pt_BR.fl_str_mv |
Arquitetura de uma unidade aritmética em ponto flutuante padrão IEEE754 32 bits |
title |
Arquitetura de uma unidade aritmética em ponto flutuante padrão IEEE754 32 bits |
spellingShingle |
Arquitetura de uma unidade aritmética em ponto flutuante padrão IEEE754 32 bits Figueiró, Iuri Castro CNPQ::ENGENHARIAS Electrical engineering Microelectronics Computer architecture Engenharia elétrica Microeletrônica Arquitetura de computadores |
title_short |
Arquitetura de uma unidade aritmética em ponto flutuante padrão IEEE754 32 bits |
title_full |
Arquitetura de uma unidade aritmética em ponto flutuante padrão IEEE754 32 bits |
title_fullStr |
Arquitetura de uma unidade aritmética em ponto flutuante padrão IEEE754 32 bits |
title_full_unstemmed |
Arquitetura de uma unidade aritmética em ponto flutuante padrão IEEE754 32 bits |
title_sort |
Arquitetura de uma unidade aritmética em ponto flutuante padrão IEEE754 32 bits |
author |
Figueiró, Iuri Castro |
author_facet |
Figueiró, Iuri Castro |
author_role |
author |
dc.contributor.advisor1.fl_str_mv |
Girardi, Alessandro Gonçalves |
dc.contributor.author.fl_str_mv |
Figueiró, Iuri Castro |
contributor_str_mv |
Girardi, Alessandro Gonçalves |
dc.subject.cnpq.fl_str_mv |
CNPQ::ENGENHARIAS |
topic |
CNPQ::ENGENHARIAS Electrical engineering Microelectronics Computer architecture Engenharia elétrica Microeletrônica Arquitetura de computadores |
dc.subject.eng.fl_str_mv |
Electrical engineering Microelectronics Computer architecture |
dc.subject.por.fl_str_mv |
Engenharia elétrica |
dc.subject.keyword.pt_BR.fl_str_mv |
Microeletrônica Arquitetura de computadores |
description |
Aritmética em ponto flutuante é utilizada por diversas aplicações que exigem um alto processamento de dados aliados a uma excelente precisão, como processamento de voz e imagens. O hardware responsável pela aritmética em ponto flutuante é denominado de FPU (Floating Point Unit). A FPU pode ser utilizada tanto como co-processador em um sistema, como agregado a um processador mais complexo para uma aplicação específica. Normalmente, estas unidades são projetadas seguindo um padrão para a aritmética em ponto flutuante. O padrão IEEE754, o que estipula normas a serem seguidas para a representação de números em ponto flutuante, é adotado de forma a uniformizar e compatibilizar hardwares de diferentes fabricantes. Este trabalho apresenta a proposta de uma arquitetura para operações aritméticas em ponto flutuante no Padrão IEEE754 no nível transferência entre registradores para implementação em FPGA. A FPU projetada utiliza a precisão simples e conta com as operações de soma, subtração, multiplicação e divisão. Através da metodologia adotada pelo Programa Brazil-IP, várias etapas de projetos são realizadas visando o desenvolvimento de um ip-core de custo e qualidade desejável. A FPU visa aplicações onde o requisito de área utilizada é limitado, como sistemas embarcados e sistemas integrados em um único chip (SoC). Os resultados apresentados são validados através de comparações com topologias open source existentes de FPU’s. |
publishDate |
2011 |
dc.date.issued.fl_str_mv |
2011-06-22 |
dc.date.accessioned.fl_str_mv |
2017-02-10T13:26:37Z |
dc.date.available.fl_str_mv |
2017-02-10T13:26:37Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.citation.fl_str_mv |
FIGUEIRÓ, Iuri Castro. Arquitetura de uma unidade aritmética em ponto flutuante padrão IEEE754 32 bits. Orientador: Alessandro Gonçalves Girardi. 2011. 98 p. Trabalho de Conclusão de Curso (Bacharel em Engenharia Elétrica) - Universidade Federal do Pampa, Curso de Engenharia Elétrica, Alegrete, 2011. |
dc.identifier.uri.fl_str_mv |
http://dspace.unipampa.edu.br/jspui/handle/riu/964 |
identifier_str_mv |
FIGUEIRÓ, Iuri Castro. Arquitetura de uma unidade aritmética em ponto flutuante padrão IEEE754 32 bits. Orientador: Alessandro Gonçalves Girardi. 2011. 98 p. Trabalho de Conclusão de Curso (Bacharel em Engenharia Elétrica) - Universidade Federal do Pampa, Curso de Engenharia Elétrica, Alegrete, 2011. |
url |
http://dspace.unipampa.edu.br/jspui/handle/riu/964 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
Attribution-NonCommercial-NoDerivs 3.0 Brazil http://creativecommons.org/licenses/by-nc-nd/3.0/br/ info:eu-repo/semantics/openAccess |
rights_invalid_str_mv |
Attribution-NonCommercial-NoDerivs 3.0 Brazil http://creativecommons.org/licenses/by-nc-nd/3.0/br/ |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
Universidade Federal do Pampa |
dc.publisher.department.fl_str_mv |
Campus Alegrete |
publisher.none.fl_str_mv |
Universidade Federal do Pampa |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UNIPAMPA instname:Universidade Federal do Pampa (UNIPAMPA) instacron:UNIPAMPA |
instname_str |
Universidade Federal do Pampa (UNIPAMPA) |
instacron_str |
UNIPAMPA |
institution |
UNIPAMPA |
reponame_str |
Repositório Institucional da UNIPAMPA |
collection |
Repositório Institucional da UNIPAMPA |
bitstream.url.fl_str_mv |
https://repositorio.unipampa.edu.br/jspui/bitstream/riu/964/1/Arquitetura%20de%20uma%20unidade%20aritm%c3%a9tica%20emponto%20flutuante%20padr%c3%a3o%20ieee754%2032%20bits.pdf https://repositorio.unipampa.edu.br/jspui/bitstream/riu/964/2/license_rdf https://repositorio.unipampa.edu.br/jspui/bitstream/riu/964/3/license.txt https://repositorio.unipampa.edu.br/jspui/bitstream/riu/964/4/Arquitetura%20de%20uma%20unidade%20aritm%c3%a9tica%20emponto%20flutuante%20padr%c3%a3o%20ieee754%2032%20bits.pdf.txt |
bitstream.checksum.fl_str_mv |
7e8c5873d4df315819326ce881dad2f8 66e71c371cc565284e70f40736c94386 8a4605be74aa9ea9d79846c1fba20a33 d115a5eaf3a861644b94244312ef1978 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 MD5 |
repository.name.fl_str_mv |
Repositório Institucional da UNIPAMPA - Universidade Federal do Pampa (UNIPAMPA) |
repository.mail.fl_str_mv |
sisbi@unipampa.edu.br |
_version_ |
1801849032834809856 |