Método para legalização de circuitos com células de altura múltipla
Autor(a) principal: | |
---|---|
Data de Publicação: | 2022 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/249091 |
Resumo: | Desde a década de 1970, novas tecnologias de semicondutores impactam nossa sociedade. Desde então, o número de componentes num mesmo circuito é dobrado a cada dois anos, seguindo a Lei de Moore. Com esse avanço, os microprocessadores atuais possuem bilhões de transistores nos seus circuitos. Porém, esses avanços impuseram regras de projeto que trouxeram novos desafios para as etapas de otimização. Para auxiliar nesses obstáculos foi preciso utilizar softwares de EDA (do inglês Eletronic Design Automation). Hoje em dia, as ferramentas EDA são usadas em projetos de fluxo de células padrão desde seus estágios iniciais até finais. O fluxo de células padrão é composto por uma sequência de fluxos para elaborar e sintetizar o circuito. Dentre estes fluxo está o fluxo da síntese, onde está a etapa de posicionamento. Uma das etapas do posicionamento é a legaliza ção cujo objetivo é mover as células para posições válidas e remover suas sobreposições. A legalização possui desafios como o número de células, células de altura mista, rote abilidade, comprimento de fio, regras de projeto complexas como regiões de fence. Os métodos de legalização são categorizados em heurísticos e analíticos para enfrentar esses desafios. Neste trabalho, é proposto um método heurístico de legalização de células de altura mista. Este trabalho foi baseado em etapas de trabalhos existentes na literatura. Além disso, nossa legalização é aplicada incrementalmente através de etapas que priorizam as células que violam suas regiões, após isso prioriza grupos de células sobrepostas. Os experimentos realizados mostram que nosso método proposto permite reduzir mais do que 15% o tempo de execução e a diferença nos resultados é mínima em comprimento de fio. |
id |
URGS_315e568bd7da16dcdceeb06540a04c73 |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/249091 |
network_acronym_str |
URGS |
network_name_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
repository_id_str |
1853 |
spelling |
Ferreira, Jorge AlbertoButzen, Paulo FranciscoReis, Ricardo Augusto da Luz2022-09-17T05:08:52Z2022http://hdl.handle.net/10183/249091001149750Desde a década de 1970, novas tecnologias de semicondutores impactam nossa sociedade. Desde então, o número de componentes num mesmo circuito é dobrado a cada dois anos, seguindo a Lei de Moore. Com esse avanço, os microprocessadores atuais possuem bilhões de transistores nos seus circuitos. Porém, esses avanços impuseram regras de projeto que trouxeram novos desafios para as etapas de otimização. Para auxiliar nesses obstáculos foi preciso utilizar softwares de EDA (do inglês Eletronic Design Automation). Hoje em dia, as ferramentas EDA são usadas em projetos de fluxo de células padrão desde seus estágios iniciais até finais. O fluxo de células padrão é composto por uma sequência de fluxos para elaborar e sintetizar o circuito. Dentre estes fluxo está o fluxo da síntese, onde está a etapa de posicionamento. Uma das etapas do posicionamento é a legaliza ção cujo objetivo é mover as células para posições válidas e remover suas sobreposições. A legalização possui desafios como o número de células, células de altura mista, rote abilidade, comprimento de fio, regras de projeto complexas como regiões de fence. Os métodos de legalização são categorizados em heurísticos e analíticos para enfrentar esses desafios. Neste trabalho, é proposto um método heurístico de legalização de células de altura mista. Este trabalho foi baseado em etapas de trabalhos existentes na literatura. Além disso, nossa legalização é aplicada incrementalmente através de etapas que priorizam as células que violam suas regiões, após isso prioriza grupos de células sobrepostas. Os experimentos realizados mostram que nosso método proposto permite reduzir mais do que 15% o tempo de execução e a diferença nos resultados é mínima em comprimento de fio.Since the 1970s, new semiconductor technologies have impacted our society. After that, the number of components in the same circuit is doubled every two years, following Moore’s Law. Today’s microprocessors have billions of transistors in their circuits with this advancement. However, these advances imposed design rules that brought new chal lenges to the optimization steps. EDA (Electronic Design Automation) software was nec essary to help with these obstacles. EDA tools use in standard cell flow designs from their initial to final stages. The standard cell flow comprises a sequence of flows to elaborate and synthesize the circuit. Among these flows is the physical synthesis flow, which is the placement step. One of the placement steps is legalization which aims to move cells to proper positions and remove their overlaps. Legalization has challenges like the number of cells, mixed-cell height, routability, wirelength, and complex design rules like fence regions. Legalization methods are categorized into heuristic and analytical to address these challenges. This work proposes a heuristic method of legalization of mixed-height cells. This work is based on steps of existing works in the literature. Additionally, our legalization is applied incrementally through steps that prioritize cells that violate their regions, then prioritize groups of overlapping cells. The experiments show that our pro posed method allows us to reduce the execution time by more than 15%, and the difference in the results is minimal in terms of wirelength.application/pdfporMicroeletrônicaSemicondutoresMicroprocessadoresAlgoritmosMicroelectronicsVLSIPhysical SynthesisPlacementLegalizationLegal ization AlgorithmsMétodo para legalização de circuitos com células de altura múltiplainfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPrograma de Pós-Graduação em MicroeletrônicaPorto Alegre, BR-RS2022mestradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT001149750.pdf.txt001149750.pdf.txtExtracted Texttext/plain141864http://www.lume.ufrgs.br/bitstream/10183/249091/2/001149750.pdf.txtca648853f0c4251c25d26441fd4fe62bMD52ORIGINAL001149750.pdfTexto completoapplication/pdf4360558http://www.lume.ufrgs.br/bitstream/10183/249091/1/001149750.pdf72816bdba744f719b2e017da985e413eMD5110183/2490912022-09-18 04:47:54.747045oai:www.lume.ufrgs.br:10183/249091Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532022-09-18T07:47:54Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Método para legalização de circuitos com células de altura múltipla |
title |
Método para legalização de circuitos com células de altura múltipla |
spellingShingle |
Método para legalização de circuitos com células de altura múltipla Ferreira, Jorge Alberto Microeletrônica Semicondutores Microprocessadores Algoritmos Microelectronics VLSI Physical Synthesis Placement Legalization Legal ization Algorithms |
title_short |
Método para legalização de circuitos com células de altura múltipla |
title_full |
Método para legalização de circuitos com células de altura múltipla |
title_fullStr |
Método para legalização de circuitos com células de altura múltipla |
title_full_unstemmed |
Método para legalização de circuitos com células de altura múltipla |
title_sort |
Método para legalização de circuitos com células de altura múltipla |
author |
Ferreira, Jorge Alberto |
author_facet |
Ferreira, Jorge Alberto |
author_role |
author |
dc.contributor.author.fl_str_mv |
Ferreira, Jorge Alberto |
dc.contributor.advisor1.fl_str_mv |
Butzen, Paulo Francisco |
dc.contributor.advisor-co1.fl_str_mv |
Reis, Ricardo Augusto da Luz |
contributor_str_mv |
Butzen, Paulo Francisco Reis, Ricardo Augusto da Luz |
dc.subject.por.fl_str_mv |
Microeletrônica Semicondutores Microprocessadores Algoritmos |
topic |
Microeletrônica Semicondutores Microprocessadores Algoritmos Microelectronics VLSI Physical Synthesis Placement Legalization Legal ization Algorithms |
dc.subject.eng.fl_str_mv |
Microelectronics VLSI Physical Synthesis Placement Legalization Legal ization Algorithms |
description |
Desde a década de 1970, novas tecnologias de semicondutores impactam nossa sociedade. Desde então, o número de componentes num mesmo circuito é dobrado a cada dois anos, seguindo a Lei de Moore. Com esse avanço, os microprocessadores atuais possuem bilhões de transistores nos seus circuitos. Porém, esses avanços impuseram regras de projeto que trouxeram novos desafios para as etapas de otimização. Para auxiliar nesses obstáculos foi preciso utilizar softwares de EDA (do inglês Eletronic Design Automation). Hoje em dia, as ferramentas EDA são usadas em projetos de fluxo de células padrão desde seus estágios iniciais até finais. O fluxo de células padrão é composto por uma sequência de fluxos para elaborar e sintetizar o circuito. Dentre estes fluxo está o fluxo da síntese, onde está a etapa de posicionamento. Uma das etapas do posicionamento é a legaliza ção cujo objetivo é mover as células para posições válidas e remover suas sobreposições. A legalização possui desafios como o número de células, células de altura mista, rote abilidade, comprimento de fio, regras de projeto complexas como regiões de fence. Os métodos de legalização são categorizados em heurísticos e analíticos para enfrentar esses desafios. Neste trabalho, é proposto um método heurístico de legalização de células de altura mista. Este trabalho foi baseado em etapas de trabalhos existentes na literatura. Além disso, nossa legalização é aplicada incrementalmente através de etapas que priorizam as células que violam suas regiões, após isso prioriza grupos de células sobrepostas. Os experimentos realizados mostram que nosso método proposto permite reduzir mais do que 15% o tempo de execução e a diferença nos resultados é mínima em comprimento de fio. |
publishDate |
2022 |
dc.date.accessioned.fl_str_mv |
2022-09-17T05:08:52Z |
dc.date.issued.fl_str_mv |
2022 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/249091 |
dc.identifier.nrb.pt_BR.fl_str_mv |
001149750 |
url |
http://hdl.handle.net/10183/249091 |
identifier_str_mv |
001149750 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Biblioteca Digital de Teses e Dissertações da UFRGS |
collection |
Biblioteca Digital de Teses e Dissertações da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/249091/2/001149750.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/249091/1/001149750.pdf |
bitstream.checksum.fl_str_mv |
ca648853f0c4251c25d26441fd4fe62b 72816bdba744f719b2e017da985e413e |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
lume@ufrgs.br||lume@ufrgs.br |
_version_ |
1810085596415131648 |