Desenvolvimento e otimização de tecnologia CMOS com porta de silício policristalino

Detalhes bibliográficos
Autor(a) principal: Pesenti, Giovani Cheuiche
Data de Publicação: 2008
Tipo de documento: Tese
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFRGS
Texto Completo: http://hdl.handle.net/10183/16127
Resumo: Um chip conversor A/D (analógico/digital) foi utilizado para o desenvolvimento da tecnologia CMOS de 5 μm com poço tipo-p e porta de silício policristalino no Laboratório de Microeletrônica (LμE) do Instituto de Física da UFRGS. Vários equipamentos foram adquiridos ou fabricados para o desenvolvimento desta tecnologia. Após a fabricação do chip, medidas elétricas foram realizadas nos blocos lógicos do circuito e em estruturas de teste. Utilizando as ferramentas de simulação do pacote de software ISE-TCAD, o processo e os dispositivos foram simulados. Através das medidas elétricas dos dispositivos fabricados e de medidas realizadas durante o processo, foram obtidos os parâmetros da tecnologia CMOS, quais foram ajustados pelo software ADS ( Advanced Design System) utilizando o modelo SPICE nível 3. A análise dos parâmetros permitiu a verificar os principais ajustes a serem feitos na lista tecnológica, que foram a alta concentração de dopantes no poço e a alta resistência de folha nas regiões fonte/dreno do transistor PMOS. Como principal resultado deste trabalho, enfatizamos a integração da infra-estrutura entre o CAD de simulação de tecnologia e dispositivos e o conjunto de equipamentos na sala limpa do LμE, permitindo o desenvolvimento de diversas tecnologias e dispositivos micro-estruturados.
id URGS_69b5dfb48e023050d5f469b754514cd4
oai_identifier_str oai:www.lume.ufrgs.br:10183/16127
network_acronym_str URGS
network_name_str Biblioteca Digital de Teses e Dissertações da UFRGS
repository_id_str 1853
spelling Pesenti, Giovani CheuicheBoudinov, Henri Ivanov2009-06-16T04:13:05Z2008http://hdl.handle.net/10183/16127000696926Um chip conversor A/D (analógico/digital) foi utilizado para o desenvolvimento da tecnologia CMOS de 5 μm com poço tipo-p e porta de silício policristalino no Laboratório de Microeletrônica (LμE) do Instituto de Física da UFRGS. Vários equipamentos foram adquiridos ou fabricados para o desenvolvimento desta tecnologia. Após a fabricação do chip, medidas elétricas foram realizadas nos blocos lógicos do circuito e em estruturas de teste. Utilizando as ferramentas de simulação do pacote de software ISE-TCAD, o processo e os dispositivos foram simulados. Através das medidas elétricas dos dispositivos fabricados e de medidas realizadas durante o processo, foram obtidos os parâmetros da tecnologia CMOS, quais foram ajustados pelo software ADS ( Advanced Design System) utilizando o modelo SPICE nível 3. A análise dos parâmetros permitiu a verificar os principais ajustes a serem feitos na lista tecnológica, que foram a alta concentração de dopantes no poço e a alta resistência de folha nas regiões fonte/dreno do transistor PMOS. Como principal resultado deste trabalho, enfatizamos a integração da infra-estrutura entre o CAD de simulação de tecnologia e dispositivos e o conjunto de equipamentos na sala limpa do LμE, permitindo o desenvolvimento de diversas tecnologias e dispositivos micro-estruturados.An analog-to-digital converter chip was fabricated with a new developed poly-Si gate 5μm p-well CMOS technology in the Laboratory of Microelectronics of Instituto de Física, Universidade Federal do Rio Grande do Sul. New equipments were purchased or built for the development of this technology. Test structures like p-type and n-type Poly-Si/SiO2/Si MOS capacitors, PMOS and NMOS transistors, inverter and output buffer were included in the chip design. The set of 8 chromium lithography masks was ordered from DuPont, USA. After processing the chip, electrical measurements of the test structures, and circuit modules were performed. The ISE_TCAD simulation software was used for technology adjustment. These simulations were used to obtain data like effective channel length, junction depth, and also to determine the critical steps of the technological process. Measurements in test wafers during processing, DC electrical measurements of the fabricated PMOS and NMOS transistors and Agilent ADS (Advanced Design System) software were used during the design parameters extraction, applying the SPICE level 3 model. The analysis of the collected data permitted the technology list verification and pointed two main problems: very high boron concentration in the well and high sheet resistance of source/drain regions of PMOS transistors. The main result of this work was the integration between the ISE_TCAD simulation tool and the installed set of equipments in the clean room of the Laboratory of Microelectronics, giving the necessary infrastructure for new technologies and microdevices developments.application/pdfporMicroeletrônicaFísicaCmosMedidas elétricasConversor analogico/digitalTransistoresCapacitoresCircuitos integradosSilícioDesenvolvimento e otimização de tecnologia CMOS com porta de silício policristalinoinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisUniversidade Federal do Rio Grande do SulInstituto de FísicaPrograma de Pós-Graduação em MicroeletrônicaPorto Alegre, BR-RS2008doutoradoinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000696926.pdf000696926.pdfTexto completoapplication/pdf3760285http://www.lume.ufrgs.br/bitstream/10183/16127/1/000696926.pdfaca79bad1daac40fee9bb50640e7f4c4MD51TEXT000696926.pdf.txt000696926.pdf.txtExtracted Texttext/plain142816http://www.lume.ufrgs.br/bitstream/10183/16127/2/000696926.pdf.txt293b3b37b1b6fc9f5e3da1137ce61329MD52THUMBNAIL000696926.pdf.jpg000696926.pdf.jpgGenerated Thumbnailimage/jpeg1221http://www.lume.ufrgs.br/bitstream/10183/16127/3/000696926.pdf.jpgad3e063eaf23df58854e3824b994bc48MD5310183/161272024-09-04 06:27:58.52204oai:www.lume.ufrgs.br:10183/16127Biblioteca Digital de Teses e Dissertaçõeshttps://lume.ufrgs.br/handle/10183/2PUBhttps://lume.ufrgs.br/oai/requestlume@ufrgs.br||lume@ufrgs.bropendoar:18532024-09-04T09:27:58Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv Desenvolvimento e otimização de tecnologia CMOS com porta de silício policristalino
title Desenvolvimento e otimização de tecnologia CMOS com porta de silício policristalino
spellingShingle Desenvolvimento e otimização de tecnologia CMOS com porta de silício policristalino
Pesenti, Giovani Cheuiche
Microeletrônica
Física
Cmos
Medidas elétricas
Conversor analogico/digital
Transistores
Capacitores
Circuitos integrados
Silício
title_short Desenvolvimento e otimização de tecnologia CMOS com porta de silício policristalino
title_full Desenvolvimento e otimização de tecnologia CMOS com porta de silício policristalino
title_fullStr Desenvolvimento e otimização de tecnologia CMOS com porta de silício policristalino
title_full_unstemmed Desenvolvimento e otimização de tecnologia CMOS com porta de silício policristalino
title_sort Desenvolvimento e otimização de tecnologia CMOS com porta de silício policristalino
author Pesenti, Giovani Cheuiche
author_facet Pesenti, Giovani Cheuiche
author_role author
dc.contributor.author.fl_str_mv Pesenti, Giovani Cheuiche
dc.contributor.advisor1.fl_str_mv Boudinov, Henri Ivanov
contributor_str_mv Boudinov, Henri Ivanov
dc.subject.por.fl_str_mv Microeletrônica
Física
Cmos
Medidas elétricas
Conversor analogico/digital
Transistores
Capacitores
Circuitos integrados
Silício
topic Microeletrônica
Física
Cmos
Medidas elétricas
Conversor analogico/digital
Transistores
Capacitores
Circuitos integrados
Silício
description Um chip conversor A/D (analógico/digital) foi utilizado para o desenvolvimento da tecnologia CMOS de 5 μm com poço tipo-p e porta de silício policristalino no Laboratório de Microeletrônica (LμE) do Instituto de Física da UFRGS. Vários equipamentos foram adquiridos ou fabricados para o desenvolvimento desta tecnologia. Após a fabricação do chip, medidas elétricas foram realizadas nos blocos lógicos do circuito e em estruturas de teste. Utilizando as ferramentas de simulação do pacote de software ISE-TCAD, o processo e os dispositivos foram simulados. Através das medidas elétricas dos dispositivos fabricados e de medidas realizadas durante o processo, foram obtidos os parâmetros da tecnologia CMOS, quais foram ajustados pelo software ADS ( Advanced Design System) utilizando o modelo SPICE nível 3. A análise dos parâmetros permitiu a verificar os principais ajustes a serem feitos na lista tecnológica, que foram a alta concentração de dopantes no poço e a alta resistência de folha nas regiões fonte/dreno do transistor PMOS. Como principal resultado deste trabalho, enfatizamos a integração da infra-estrutura entre o CAD de simulação de tecnologia e dispositivos e o conjunto de equipamentos na sala limpa do LμE, permitindo o desenvolvimento de diversas tecnologias e dispositivos micro-estruturados.
publishDate 2008
dc.date.issued.fl_str_mv 2008
dc.date.accessioned.fl_str_mv 2009-06-16T04:13:05Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/16127
dc.identifier.nrb.pt_BR.fl_str_mv 000696926
url http://hdl.handle.net/10183/16127
identifier_str_mv 000696926
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Biblioteca Digital de Teses e Dissertações da UFRGS
collection Biblioteca Digital de Teses e Dissertações da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/16127/1/000696926.pdf
http://www.lume.ufrgs.br/bitstream/10183/16127/2/000696926.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/16127/3/000696926.pdf.jpg
bitstream.checksum.fl_str_mv aca79bad1daac40fee9bb50640e7f4c4
293b3b37b1b6fc9f5e3da1137ce61329
ad3e063eaf23df58854e3824b994bc48
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv lume@ufrgs.br||lume@ufrgs.br
_version_ 1810085146458587136

Registros relacionados