Implementação em hardware da arquitetura do computador hipotético CESAR
Autor(a) principal: | |
---|---|
Data de Publicação: | 2010 |
Tipo de documento: | Trabalho de conclusão de curso |
Idioma: | por |
Título da fonte: | Repositório Institucional da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/27969 |
Resumo: | O contínuo desenvolvimento de ferramentas de síntese lógica, em conjunto com o aumento da capacidade de dispositivos de hardware programável como FPGAs, permitiu o desenvolvimento de processadores soft-core, projetados especificamente para rodar nestes dispositivos. Ao mesmo tempo, linguagens de descrição de hardware, como VHDL, permitem a descrição de sistemas digitais em diferentes níveis de abstração. Este trabalho apresenta duas possíveis implementações em VHDL da arquitetura do computador Cesar, um processador hipotético utilizado no Instituto de informática da UFRGS como ferramenta de auxílio no ensino de arquitetura e organização de computadores. O computador Cesar é baseado na arquitetura da família de processadores PDP-11, da Digital Equipment Corporation. Além da descrição do processador, foram desenvolvidos circuitos que implementam a interface deste processador com um monitor de vídeo e um teclado, ambos conectados a uma placa FPGA. |
id |
UFRGS-2_837d21b52c88d21cd83e614ed6d96d7c |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/27969 |
network_acronym_str |
UFRGS-2 |
network_name_str |
Repositório Institucional da UFRGS |
repository_id_str |
|
spelling |
Orth, Gustavo KaeferLisboa, Carlos Arthur Lang2011-03-04T05:59:42Z2010http://hdl.handle.net/10183/27969000767662O contínuo desenvolvimento de ferramentas de síntese lógica, em conjunto com o aumento da capacidade de dispositivos de hardware programável como FPGAs, permitiu o desenvolvimento de processadores soft-core, projetados especificamente para rodar nestes dispositivos. Ao mesmo tempo, linguagens de descrição de hardware, como VHDL, permitem a descrição de sistemas digitais em diferentes níveis de abstração. Este trabalho apresenta duas possíveis implementações em VHDL da arquitetura do computador Cesar, um processador hipotético utilizado no Instituto de informática da UFRGS como ferramenta de auxílio no ensino de arquitetura e organização de computadores. O computador Cesar é baseado na arquitetura da família de processadores PDP-11, da Digital Equipment Corporation. Além da descrição do processador, foram desenvolvidos circuitos que implementam a interface deste processador com um monitor de vídeo e um teclado, ambos conectados a uma placa FPGA.The continuous development of logic synthesis tools, in conjunction with the increase in capacity of programmable hardware devices such as FPGAs, allowed the development of soft-core processors, designed specifically to run on these devices. At the same time, hardware description languages, such as VHDL, allow the description of digital systems in different levels of abstraction. This paper presents two possible implementations in VHDL of the Cesar computer architecture, an hypothetical processor used in the Institute of Informatics at UFRGS as an aid tool in the teaching of computer architecture and organization. The Cesar computer is based on the architecture of the PDP-11 processor family, manufactured by Digital Equipment Corporation. Besides the description of the processor, circuits that perform the interface of this processor with a video monitor and a keyboard, both connected to an FPGA Board, have been developed.application/pdfporDesenvolvimento : SoftwareHardwareVHDLSoft-core processorsFPGACesar hypothetical processorImplementação em hardware da arquitetura do computador hipotético CESARHardware implementation of the CESAR hypothetical computer architecture info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPorto Alegre, BR-RS2010Engenharia de Computaçãograduaçãoinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT000767662.pdf.txt000767662.pdf.txtExtracted Texttext/plain142523http://www.lume.ufrgs.br/bitstream/10183/27969/2/000767662.pdf.txt1d53bf4131fc296ecfabf6b0834271d9MD52ORIGINAL000767662.pdf000767662.pdfTexto completoapplication/pdf2074349http://www.lume.ufrgs.br/bitstream/10183/27969/1/000767662.pdfdc950ae8df8dca2c168df0fcfaaf7370MD51THUMBNAIL000767662.pdf.jpg000767662.pdf.jpgGenerated Thumbnailimage/jpeg1047http://www.lume.ufrgs.br/bitstream/10183/27969/3/000767662.pdf.jpg3aea64c3c049315aa92cb9002abd0191MD5310183/279692018-10-09 08:19:56.719oai:www.lume.ufrgs.br:10183/27969Repositório de PublicaçõesPUBhttps://lume.ufrgs.br/oai/requestopendoar:2018-10-09T11:19:56Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Implementação em hardware da arquitetura do computador hipotético CESAR |
dc.title.alternative.en.fl_str_mv |
Hardware implementation of the CESAR hypothetical computer architecture |
title |
Implementação em hardware da arquitetura do computador hipotético CESAR |
spellingShingle |
Implementação em hardware da arquitetura do computador hipotético CESAR Orth, Gustavo Kaefer Desenvolvimento : Software Hardware VHDL Soft-core processors FPGA Cesar hypothetical processor |
title_short |
Implementação em hardware da arquitetura do computador hipotético CESAR |
title_full |
Implementação em hardware da arquitetura do computador hipotético CESAR |
title_fullStr |
Implementação em hardware da arquitetura do computador hipotético CESAR |
title_full_unstemmed |
Implementação em hardware da arquitetura do computador hipotético CESAR |
title_sort |
Implementação em hardware da arquitetura do computador hipotético CESAR |
author |
Orth, Gustavo Kaefer |
author_facet |
Orth, Gustavo Kaefer |
author_role |
author |
dc.contributor.author.fl_str_mv |
Orth, Gustavo Kaefer |
dc.contributor.advisor1.fl_str_mv |
Lisboa, Carlos Arthur Lang |
contributor_str_mv |
Lisboa, Carlos Arthur Lang |
dc.subject.por.fl_str_mv |
Desenvolvimento : Software Hardware |
topic |
Desenvolvimento : Software Hardware VHDL Soft-core processors FPGA Cesar hypothetical processor |
dc.subject.eng.fl_str_mv |
VHDL Soft-core processors FPGA Cesar hypothetical processor |
description |
O contínuo desenvolvimento de ferramentas de síntese lógica, em conjunto com o aumento da capacidade de dispositivos de hardware programável como FPGAs, permitiu o desenvolvimento de processadores soft-core, projetados especificamente para rodar nestes dispositivos. Ao mesmo tempo, linguagens de descrição de hardware, como VHDL, permitem a descrição de sistemas digitais em diferentes níveis de abstração. Este trabalho apresenta duas possíveis implementações em VHDL da arquitetura do computador Cesar, um processador hipotético utilizado no Instituto de informática da UFRGS como ferramenta de auxílio no ensino de arquitetura e organização de computadores. O computador Cesar é baseado na arquitetura da família de processadores PDP-11, da Digital Equipment Corporation. Além da descrição do processador, foram desenvolvidos circuitos que implementam a interface deste processador com um monitor de vídeo e um teclado, ambos conectados a uma placa FPGA. |
publishDate |
2010 |
dc.date.issued.fl_str_mv |
2010 |
dc.date.accessioned.fl_str_mv |
2011-03-04T05:59:42Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/27969 |
dc.identifier.nrb.pt_BR.fl_str_mv |
000767662 |
url |
http://hdl.handle.net/10183/27969 |
identifier_str_mv |
000767662 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Repositório Institucional da UFRGS |
collection |
Repositório Institucional da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/27969/2/000767662.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/27969/1/000767662.pdf http://www.lume.ufrgs.br/bitstream/10183/27969/3/000767662.pdf.jpg |
bitstream.checksum.fl_str_mv |
1d53bf4131fc296ecfabf6b0834271d9 dc950ae8df8dca2c168df0fcfaaf7370 3aea64c3c049315aa92cb9002abd0191 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
|
_version_ |
1801224405284552704 |